计算机组成原理第四版课后题答案三-四章.docx

第三章
,问:
(1) 该存储器能存储多少个字节的信息?
(2) 如果存储器由512K×8位SRAM芯片组成,需要多少芯片?
(3) 需要多少位地址作芯片选择?
解:(1)∵ 220= 1M, ∴该存储器能存储的信息为:1M×32/8=4MB
(2)(1000/512)×(32/8)= 8(片)
(3) 需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:
(1) 每个模块板为1024K×64位,共需几个模块板?
(2) 个模块板内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片? CPU如何选择各模块板?
解:(1). 共需模块板数为m:
m=÷=64 (块)
(2). 每个模块板内有DRAM芯片数为n:
n=(/) ×(64/16)=16 (片)
(3) 主存共需DRAM芯片为:16×64=1024 (片)
每个模块板有16片DRAM芯片,容量为1024K×64位,需20根地址线(A19~A0)完成模块
板内存储单元寻址。一共有64块模块板,采用6根高位地址线(A25~A20),通过
6:64译码器译码产生片选信号对各模块板进行选择。
3. 用16K×8位的DRAM芯片组成64K×32位存储器,要求:
(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?
解:(1)组成64K×32位存储器需存储芯片数为
N=(64K/16K)×(32位/8位)=16(片)
每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。
设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步
刷新的间隔时间为:

则两次刷新的最大时间间隔发生的示意图如下
可见,两次刷新的最大时间间隔为tmax
tmax=-=15 (μS)
对全部存储单元刷新一遍所需时间为t R
t R =×128=64 (μS)
,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写), (访存),要求:
(1) 画出地址译码方案。
(2) 将ROM与RAM同CPU连接。
解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为
ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址,而RAM需13位
片内地址,故可用A15-A13三位高地址经译码