通信电子实习报告.doc

通信电子实****任务书
一、设计题目扰码器与解扰器设计
二、设计背景
通过MAX+PLUSII 设计VHDL程序,改变JH5001通信原理综合实验系统装置上复接模块中的CPLD芯片EPM7128的配置,在JH5001通信原理综合实验系统装置上测试该CPLD芯片产生的各种波形。
三、设计内容及要求
设计内容:
(1)设计本原多项式系数为23的m序列。
(2)由时钟信号产生01码、全0码、全1码、m序列及相应的7级移位寄存器组成的自同步扰码器和解扰器。
设计要求:
(1)了解自同步扰码器和解扰器的作用及实现机制,掌握其VHDL实现方法,写出设计思路,画出实现框图,列出设计程序清单,给出仿真波形图和调试中存在问题及解决。
(2)自同步扰码器是一种反馈电路,解扰器为前馈电路,设输入数字序列{ak},扰码器输出为{ bk },设计扰码器输出:bk=ak⊕bk-3⊕bk-7;设解扰器输入为{bk},输出为{ck},设计解扰器输出为:ck=bk⊕+bk-3⊕bk-7。
(3)谈谈VHDL设计方法在通信原理实验中所起得作用、数字通信原理课程设计获得哪些技能和体会,以及建议性意见。
四、进度安排进度安排:
第16-18周题目安排;图书馆查相关资料;
软件设计及仿真;设计成果检查及指导;
进实验室,在下载板上烧录相应的器件;
测试波形;
答辩;
准备实****报告、完善并交报告。
五、设计时间:2017 年 12 月 18 日到 2018 年 1 月 5
轨道交通信号与控制教研室指导教师:屈霞、韩学超_
第二部分:实****所用芯片及引脚关系
1、芯片选择:EPM7064SLC44-10
2、引脚关系:
1)输入信号:Main_CLK:输入 256KHz 主时钟,29
2)输入信号:M_Sel0: 18
3)输入信号:M_Sel1: 21
4)测试数据在TPB07输出; 20
5)BPSK的输出在TPB02输出; 25
第三部分:仿真波形




学号:
常州大学
通信电子实****报告
题目:

学生:
学院(系): 专业班级:
指导教师:
一、实****报告要求:
1打印在A4纸上;
2 报告装订顺序依次为封面、任务书、目录、正文四部分(总页数不少于10页);
3 目录单独成一页;(用word自动生成)
4 正文部分要有页面页脚;
5 正文从第一页计起;正文中各内容层次依次如:1、、,不允许写成第几章、第几节字样;
6 正文中应包括以下内容:
①概述所作题目的原理、意义、系统的主要功能及使用方法;
②设计思想、软件设计流程及描述;
③源程序代码(要有注释)。
④仿真图;
⑤参考文献。
注:以上具体格式见附录
二、实验成绩的考核与评定办法
1、考核办法:
采取平时考核、调试考核、答辩、实****报告结合的办法。
  2、考核成绩:分为优、良、中、及格和不及格。
附录(具体格式):
一、总体要求:
纸型:A4;
2、页面设置:左、右、,,;
3、行间距:固定值18磅,段前距和段后距均为0磅;
4、西文、数字等