北京邮电大学 数字逻辑期末模拟试题8.pdf

该【北京邮电大学 数字逻辑期末模拟试题8 】是由【小屁孩】上传分享，文档一共【4】页，该文档可以免费在线阅读，需要了解更多关于【北京邮电大学 数字逻辑期末模拟试题8 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。本科试卷(八)一、选择题(每小题2分,共30分)=∑m(2,3,4,8,9,10,14,15),F2?ABC?ABCD?ABC?ABC?ACD它们之间的关系是________。???、。(ABC)=A⊙C的最小项标准式为________。=∑(0,3)?AC?=∑(0,1,6,7)F=m0+m2+m5+,使其输出为0的输入变量取值组合有_______种。(假定采用偶检验码),需要_______个异或门。-1所示,该电路实现的逻辑函数是F=______。????BFYAA0A八路数据选择器B1A2DDDDDDDD012345671图1-,不属于时序逻辑电路的是_______。,输入J=0,K=1,CP脉冲作用后,触发器的次态应为_____。。,由0000状态开始,按自然二进制码的顺序计数,问经过75个输入脉冲后,此计数器的状态为_____。,下列说法正确的是_____。,,×1位RAM芯片,其地址线有_____条。。,或门阵列__________。,,,,。、填空题(每小题2分,共18分)。+A=1,ABC+ABC的简化表达式为_______________。。,因此,输出状态不影响______________状态。,我们把输入信号变化之前的状态称为________,输入信号变化后的状态称为________。,至少需要________个触发器。,优点是读写方便,缺点是__________。,反熔丝技术,________和SRAM技术。,示_____________和_____________能力的逻辑子系统的集合物。三、组合逻辑设计(12分)设计一个多输出组合逻辑电路,输入为码,三个输出分别定义为:为检测842lBCDL1到的输入数字能被整除;为检测到的输入数字大于等于;为检测到的输入数字小于4L23L37。(1)列出真值表。(2)画出卡诺图并化简,写出最简逻辑函数表达式。(3)画出电路图。(门电路实现或中规模集成电路芯片实现两种方法任选)。四、时序逻辑设计(14分)用D触发器设计同步五进制计数器。已知状态转换过程的编码是000→100→011→010→001→000。要求:(1)列出状态转移表;(2)写出状态方程;(3)写出激励方程;(4)画出允许自启动的状态转移图。五、VHDL语言设计(12分)用VHDL设计如图1所示的有限状态机。六、小型控制器设计(14分)某数字系统,它的ASM图如图2所示,设计多路选择器型控制器电路。(1)列出状态转移真值表(2)写出多路选择器MUX的输入表达式(3)画出控制电路图