数电复习题有标准答案.pdf

该【数电复习题有标准答案 】是由【小屁孩】上传分享，文档一共【18】页，该文档可以免费在线阅读，需要了解更多关于【数电复习题有标准答案 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..第一章一、,十进制数是以10为基数的计数体制,十六进制数是以16为基数的计数体制。,其计数的基数是2,加法运算进位关系为逢2进一。:整数部分是除2取余法,小数部分用乘2取整法。()转换为二进制数为()2,8421BCD码()8421BCD,余三码为()余3BCD。。(1011011)表示为加权系数之和的形式2×1+2×1+2×1+2×1+2×1。,其余各位相邻两组代码只有一位代码不同,其余代码都相同。,故数字电路又称逻辑电路。:..二、判断题。(√)。(×)“除2取余法”(√)。(√)。(√)。(×)。(×)。(×)三、选择题。(B),不是余3码的是(D):..(B)(A)(B)(A)A0和1B0—7C0—10D0—(B)A六个数字B十个数字C十六个数字D三十二个数字8.(1000100101110101)8421BCD对应的十进制数为(B)A8561B8975C7AD37971:..第二章一、填空题。,1两种取值,它们仅代表两种相反的逻辑状态。。,它们是与,或,非。,或非,与或非,异或,同或。。=AB’+(A’B)’的反函数是Y=(A+B)(A+B),对偶式是Y=(A+B)(A+B)。。;每个乘积项中的变量最少。。10、逻辑函数中任意二个最小项之积为0。二、判断题。:..,它是惟一的。(√),若变量在表中的位置变化,就可以列出不同的真值表。(×),几个最小项之和都是零,则这几个最小项须是无关项。(√)。(√)三、选择题。=AB的反函数是(D)AY’=A’BBY’=AB’CY=(AB)’DA,B,C都是2..逻辑函数Y1=AB和Y2=A⊙B满足(D)(C)=(A+BC’)’(A+B)为1的变量取值是(C):..=AB+BC+AC与Y2=A’B’+B’C’+A’C’(D)A互为对偶式B互为反函数C相等DA,B,C都不对第四章一、填空题1、组合逻辑电路的特点是输出状态只于输入信号有关,与电路原有状态无关,其基本单元电路是门电路。2、编码器按功能的不同分为三种:二进制编码器、二-十进制编码器、优先编码器。3、译码器按功能的不同分为三种:二进制译码器、二-十进制译码器、显示译码器。4、输入3位二进制代码的二进制译码器应有8个输入端,共输出8个最小项。5、8选1数据选择器在所有输入数据都为1时,其输出标准与或表达式共有8个最小项。6、全加器有三个输入端,它们分别为被加数,加数和相邻低位进数位;输出:..端有两个,分别为本位和、进位数。7、数值比较器的功能是用以比较二组二进制数的大小或相等。8、在组合逻辑电路中,消除竞争冒险现象的主要方法有:加选通脉冲、加封锁脉冲、输出端接滤波电容、修改设计增加冗余项。二、判断题(正确的题在括号内填“√”,错误的题填“×”)1、门电路是最简单的组合逻辑电路。(√)2、组合逻辑电路全部由门电路组成。(√)3、数据选择器用以将一个输入数据分配到多个指定输出端上的电路。(×)4、14547既可用以驱动半导体数码显示器,也可用以驱动液晶显示器。(×)5、数值比较器是用于比较两组二进制数大小或相等的电路。(√)6、加法器是用于对两组二进制数进行比较的电路。(×)7、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。(√)三、选择题(将正确的答案填入括号内):..1、二—十制编码器的输入信号应有(D)A、2个B、4个C、8个D、10个2、输入为n位二进制代码的译码器输出端个数为(C)A、n2个B、2n个C、2n个D、n个3、8位串行进位加法器由(A)A、8个全加器组成B、8个半加器组成C、4个全加器和4个半加器组成D、16个全加器组成4、从多个输入数据中选择其中一个输出的电路是(B)A、数据分配器B、数据选择器C、数值比较器D、编码器5、能对二进制数进行比较的是(C)A、数据分配器B、数据选择器C、数值比较器D、编码器6输出低电平有效的二—十进制译码器输出Y’=0时它的输入代码为(A)、0011C、1001D、0111第五章自我检测题:..一,,其输出状态由触发器的___输入信号__和__原有_状态组成。,_置1__,_保持三种可使用的功能。对于有与非门组成的基本RS触发器,在R’=’=0时,触发器保持原状态;在R’=1,S’=1时,触DDDD发器_置0_;在R’=’=1时,触发器_;不允许R=0,S’=0存在,排除这DDDD种情况出现的约束条件是__R+S_==0,S=1时,触发器___置1___;在DDR==0时,触发器_置0__;在R=0,S=0时,触发器保持原状态;不允许R=1,DDDDDS=1存在,排除这种情况出现的约束条件是_RDSD_=,_置1_,_保持_,_计数_功能,其特性方程为_Q=JQ+’和置1端S’的TTL边沿JK触发器,在R’=1,S’=1,DDDD要使QN+1=(QN)’时,;如要求QN+1=QN时,;如要求QN+1=1时,要求J为_高电平_,K为_低电平_;如要求QN+1=0时,要求J为_低电平_,,其特性方程为_Q=’相连后,。:..二,。(√)’和S’端输入的信号直接进行置0或置DD1.(√)=1期间,输出状态随信号变化。(×)=1期间,。(√),欲使其状态为0时,则在时钟脉冲CP上升沿到来前置J=,K=1.(√)=1期间,J。K输入信号发生变化时,对输出Q的状态不会有影响。(×)=1期间,,输出Q的状态随之变化。(×)=1时,输入时钟脉冲CP上升沿后,触发器只能翻到1状态。(√)三,选择题1,有与非门组成的基本ES触发器在输入R,和S’同时由0变1后,触发器的DD:..输出状态为(D)A,0状态B,1状态C,状态不变D,状态不定2有与非门组成的同步RS触发器在CP=1时,输入R和S信号同时由1变为0时,输出状态为(D)A,0状态B,1状态C状态不变D状态不确定3维持阻塞D触发器在时钟脉冲CP上升沿到来前D=1,而在CP上升沿以后D变为0,则触发器状态为(B)A,0状态B,1状态C状态不变D状态不确定4下降触出发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1,K=0,而在CP下降沿到来后变为J=0,K=1,则触发器状态为(B)A,0状态B,1状态C状态不变D状态不确定5,4个边沿JK触发器组成的二进制计数器最多能计(B)A,0至7个数B,0至15个数C,0至9个数D,0至16个数6,下降触发器边沿JK触发器CT74LS112的R’=1,S’=1,且J=1,K=1时,DD如时钟脉冲CP输入频率为110KHZ的方波,则Q端输出脉冲的频率为(B):..A,110KHZB,55KHZC,50KHZD,220KHZ7要将下降沿边沿JK触发器CT74LS112输出Q置为高电平1时,输入为(D)A,J=1,K=1,R’=1,S’=1,输入CP正跃变DDB,J=1,K=0,R’=0,S’=1,输入CP负跃变DDC,J=1,K=1,R’=1,S’=1,输入CP负跃变DDD,J=1,K=0,R’=1,S’=1,输入CP负跃变DD8要将维持阻塞D触发器CT74LS74输入Q置为低电平0时,输入为(D)A,D=0,R’=1,S’=1,输入CP负跃变DDB,D=1,R’=1,S’=1,输入CP正跃变DDC,D=0,R’=1,S’=0,输入CP正跃变DDD,D=1,R’=0,S’=1,输DD第六章单元检测题一,填空题:..,某时刻电路的输出状态不仅取决于该时刻的而且还取决于电路的__原有状态_,因此,时序逻辑电路具有_记忆_性。2时序逻辑电路由_存储__电路和_组合逻辑_电路两部分组成,__存储_电路必不可少。3描述同步时序逻辑电路的三组方程分别是_输入方程_,_驱动方程_,_状态方程_。4计数器按计数进制分,有_二进制计数器,_十_进制计数器和_任意_进制计数器。5集成计数器的清零方式分为_异步置0_和_同步置0_,,触发器状态更新时同时的,这种计数器称为_同步计数_。7一个4位二进制加法计数器的起始计数状态,QQQQ=1010,当最低位接受到43210个计数脉冲时,输出状态QQQQ=__1110_。32108求二进制计数器最大计数值:1位计数器__2-1=1___;2位计数器;_2-1=3__;3位计数器_2-1=7_;4位计数器_2-1=15_;5位计数器_2-1=:1位计数器__2=2_;2位计数器_2=4_;3位计数器2=8_;4位计数器_2=16_;8位计数器_2=;.:..,若将这些数码全部从串行输出端输出时,。(√)2时序逻辑电路由触发器和组合逻辑电路组成。(√)3在同步计数器中,各触发器的时钟脉冲CP都相同。(√)4同步时序逻辑电路的分析方法和异步时序逻辑的分析方法完全相同。(×)5十进制计数器由十个触发器组成。(×)6异步计数器的计数速度最快。(×)7异步计数器中的各个触发器必须具有翻转功能。(√)8同步计数器和异步计数器串行级联后为异步计数器。(√)。(√)~15。(√):..。()。(×)(B)(C)(C)(B),写二进制代码的数是(A)-:..,写二进制的代码是(B)-(A),最低位触发器CP端接计数脉冲,其它各触发器的CP端接(A)’’,最低位触发器的CP端接计数器:..脉冲,其它各触发器CP接(A)’’,则十进制计数器最后一级输出脉冲的频率为(A)(C)(D):..