《时序逻辑电路设计》.ppt

该【《时序逻辑电路设计》 】是由【相惜】上传分享，文档一共【54】页，该文档可以免费在线阅读，需要了解更多关于【《时序逻辑电路设计》 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。超大规模集成电路根底2021第7章时序逻辑电路设计许晓琳(xu.******@163)合肥工业大学电子科学与应用物理学院精选课件本章重点存放器、锁存器、触发器、振荡器、脉冲发生器和施密特触发器的实现技术静态与动态实现的比较时钟策略的选择精选课件时序逻辑电路输出不仅取决于当前的输入值,也取决于原先的输入值。-q时序电路的时钟参数建立时间:在时钟翻转之前数据输入必须有效的时间保持时间:在时钟边沿之后数据输入必须仍然有效的时间传播延时:相对于时钟边沿,最坏情况下,数据被复制到输出端的时间精选课件推导系统级的时序约束条件:最小时钟周期TT?tc-q+tplogic+tsu时序电路工作的时钟周期T必须能容纳电路中任何一级的最长延时对存放器维持时间的要求tcdregister+tcdlogic?thold这一约束保证了时序元件的输入数据在时钟边沿之后能够维持足够长的时间,(flip-flop)--=Vo2Vo1Vi2Vi2=Vo1交叉耦合的两个反相器形成了双稳态电路(即一个电路具有2个稳定状态,每一个对应一个逻辑状态)。当翻转区中反相器的增益大于1时,只有A和B是稳定的工作点,而C是一个亚稳态工作点。:切断反响环路()触发强度超过反响环(实现静态后台存储器的主要方法)双稳态原理Vi1=Vo2δδVi1=Vo2Vi2=Vo1Vi2=Vo1精选课件