三人智力抢答器课程设计报告.doc

郑州航空工业管理学院
《EDA技术及应用》课程设计报告
11 级电子信息工程专业
班级
题目: 三人智力抢答器
姓名:
学号:
同组同学:
指导教师: 王春彦程铮张臻刘兆瑜

二零一三年七月五日
三人智力抢答器课程设计报告
随着电子技术和计算机技术的飞速发展,电子线路的设计工作也日益显得重要。经过人工设计、制作实验板、调试再修改的多次循环才定型的传统产品设计方法必然被计算机辅助设计所取代,因为这种费时费力又费资源的设计调试方法既增加了产品开发的成本,又受到实验工作场地及仪器设备的限制。为了克服上述困难,加拿大Interactive Image Technologies公司推出的基于Windows 95/98/NT操作系统的EDA软件(Electronics Workbench“电子工作台”,EWB)。他可以将不同类型的电路组合成混合电路进行仿真。EWB是用在计算机上作为电子线路设计模拟和仿真的新的软件包,是一个具有很高实用价值的计算机辅助设计工具。目前已在电子工程设计等领域得到了广泛地应用。与目前流行的电路仿真软件相比较,EWB具有界面直观、操作方便等优点。他改变了有些电路仿真软件输入电路采用文本方式的不便之处,该软件在创建电路、选用元器件的测试仪器等均可以直接从屏幕图形中选取,而且测试仪器的图形与实物外形基本相似,从而大大提高了电子设计工作的效率。此外,从另一角度来看,随着计算机技术和集成电路技术的发展,现代电子与电工设计,已经步入了电子设计自动化(EDA)的时代,采用虚拟仿真的手段对电子产品进行前期工作的调试,已成为一种发展的必然趋势。通过对实际电子线路的仿真分析,从而提高对电路的分析、设计和创新能力。

一、三人智力抢答器设计的功能介绍

1、该设计可由第一信号鉴别、锁存、答题倒计时电路等多个always语句块构成。
2、设计要求 
(1)3名选手编号为:1,2,3,。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3。 
(2)给主持人设置一个控制按钮4,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。 
(3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并有抢答显示灯显示出来,封锁输入电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。 
(4)抢答器具有定时(5秒)抢答的功能。当主持人按下开始按钮后,参赛选手开始抢答,抢答成功,同时定时器开始倒计时,倒计时结束时,蜂鸣器响,并保持到主持人将系统清零为止。
二、三人智力抢答器的硬件设计
2、原器件清单
元件名称
数量
10K欧电阻
10个
200欧电阻
8个
1K欧电阻
14个
50欧电阻
1个
三极管
9个
发光二极管
红黄绿各3个
蜂鸣器
1个
8段显示器
2个
开关按键
4个
4M晶振
一个
104电容
6个
10u电容
1个
电源线
1根
芯片底座
1个
电路板
1个

3、三人智力抢答器电路图
方波产生电路:用于产生方波
电容电路:
LED灯电路
功能:用发光二极管的亮与灭指示程序状态
七段译码显示电路
CPLD主控模块电路
功能:复杂可编程逻辑器件,是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
通过程序控制不同的管脚输出从而达到控制硬件,实现所需要的功能,他是整个设计的核心模块。
程序下载电路
功能:用于提供程序下载。通过USB-BLAST链接电脑向芯片里下载程序。是程序下载的链接通道。
开关电路
通过按键的断开与连接实现功能信号的输入输出
三、三人智力抢答器软件设计
1、Verilog HDL硬件描述语言简介
Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。两种HDL均为IEEE标准。
Verilog HDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿真语义。因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。Verilog HDL提供了扩展的建模能力,其中许多扩展最初很难理解。但是,Verilog HDL语言的核心子集非常易于学****和使用,这对大多数建模应用来说已经足够。当然,完整的硬件描述语言足以对从最复杂的芯片