下载此文档

计算机组成原理复习题.doc


文档分类:IT计算机 | 页数:约8页 举报非法文档有奖
1/8
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/8 下载此文档
文档列表 文档介绍
第二章设x=2010×,y=2100×(-),求x+y。[解:] 为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为[x]浮=00010, [y]浮=00100, <1>求阶差并对阶△E=Ex-Ey=[Ex]补+[-Ey]补=00010+11100=11110即△E为-2,x的阶码小,应使Mx右移两位,Ex加2, [x]浮=00100,(11)其中(11)表示Mx右移2位后移出的最低两位数。<2>尾数求和 (11) + ──────────────── (11)<3>规格化处理尾数运算结果的符号位与最高数值位同值,应执行左规处理,(10),阶码为00011。<4>舍入处理采用0舍1入法处理,则有 + 1 ──────────────── <5>判溢出阶码符号位为00,不溢出,故得最终结果为 x+y=2011×(-)第三章存储器1、课本作业:P101:3,4题2.、已知cache/主存系统效率为85%,平均访问时间为60ns,cache比主存快4倍,求主存储器周期是多少?cache命中率是多少?解:因为:ta=tc/e所以:tc=ta×e=60×=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因为:e=1/[r+(1–r)H]所以:H==、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成1M×32位的存储器,并采用模块板结构。问(1)若每个模块板为256K×32位,需要几块板?(2)每块板内共需多少片这样的芯片。(3)整个存储器需用多少这样的芯片。(4)哪些地址线作为片选信号线。第四章指令系统1、指令格式如下所示,其中OP为操作码,试分析指令格式特点。1812109540OP———源寄存器目标寄存器解:单字长二地址指令。操作码字段OP可以指定27=128条指令。源寄存器和目标寄存器都是通用寄存器(可分别指定32个),所以是RR型指令,两个操作数均存在寄存器中。这种指令结构常用于算术逻辑类指令。2、指令格式如下所示,OP为操作码字段,试分析指令格式的特点。15107430OPX源寄存器基值寄存器位移量(16位)解:(1)双字长二地址指令,用于访问存储器。(2)操作码字段OP为6位,可以指定26=64种操作。(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器和位移量决定),所以是RS型指令。(4)X两位,:ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0——R3,暂存器C和D。请将各逻辑部件组成一个数据通路,并标明数据流向。画出“ADDR1,(R2)+”指令的指令周期流程图,指令功能是(R1)+((R2))→R1。:(1)各功能部件联结成如图所示数据通路:移位器MDRR0IRR1

计算机组成原理复习题 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数8
  • 收藏数0 收藏
  • 顶次数0
  • 上传人小点
  • 文件大小304 KB
  • 时间2019-03-14