南邮微机原理课件第8章.ppt

第8章输入/输出系统CPU系统总线总线插槽ABABDBDBCBCBCPU总线地址锁存缓冲器数据锁存缓冲器总线控制逻辑I/O接口存储器系统I/O接口PC系列微机系统采用开放式的多总线结构地址总线经地址锁存、缓冲器(三态输出),数据总线经总线收发器,控制总线经总线控制逻辑之后形成的总线,称为系统总线。(连接主存储器和一般的I/O接口)I/O接口电路有一部分在主板上,另一部分通过总线插槽扩充。():D63~D0共64位奇偶校验信号:DP7~DP0,每个字节产生1个校验位读校验错:~A3:高29位地址线BE7~BE0:字节允许信号(存储体选中信号)外围电路对BE7~BE0译码以产生A2~,程序运行的地址为:FFFFFFF0H实模式CS:F000H,IP:0FFF0HPentium处理器的外部引脚系统时钟是微处理器内部与外部操作的同步时基信号,由时钟(CLK)输入信号来提供。CLK时钟周期:T状态:就是指时钟周期TPentium处理器的外部引脚M/IO:=1,表明该总线周期,CPU与存储器交换信息=0,表明该总线周期,CPU与I/O接口交换信息W/R:=1,表明该总线周期,CPU进行写操作=0,表明该总线周期,CPU进行读操作D/C:=1,表明该总线周期,传输的是数据=0,表明该总线周期,传输的是指令代码这三个信号的组合,(输出)“周期”是一段时间CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期总线周期定义的操作M/IOD/CW/R操作000中断001中止/专用周期010I/O读011I/(ADS,RDY)与32位微处理器典型时序()ADS:地址选通信号(输出)该信号由1→0,表明地址线和总线定义信号(M/IO,W/R,D/C)均为有效可用。Pentium处理器的外部引脚LOCK:总线锁定信号LOCK=0,通知外围电路,不允许外部信号打断当前的总线周期。,该引脚输出为0。