8255A并行接口应用.doc

课程设计说明书 8255 并行接口应用 1. 课程设计的目的为了巩固《微型计算机技术》课程学到的相关知识,通过对本课程所学知识的综合运用,使学生融会贯通课程中所学的理论知识,加深对计算机系统各个部分的工作原理及相互联系的认识,加深对接口的理解,清晰地建立计算机系统的概念,培养学生进行微机应用系统硬件和软件开发的实践工作能力。 2. 设计方案论证 并行接口芯片具有的功能: (1)具有两个以上的输入/输出数据端口(锁存/缓冲); (2)每个数据端口有与 CPU 用应答方式交换信息所必须的控制和状态信息;也有与外设交换信息所必须的控制和状态信息; (3)通常每个数据端口还具有能用中断方式与 CPU 交换信息所必须的电路; (4)具有进行片选和读写控制的电路; (5)可编程(由程序来选择数据端口,数据传送方向,交换信息的方式等)。本课程设计为键盘接口,键盘的扫描过程所以采用 8255A 芯片。设计所需设备: 8255A 芯片、键盘 8255 芯片介绍 8255 内部结构(一) 数据端口 8255A 内部包含 3个8位I/O 端口 A 口、 B 口和 C 口,通过外部 24根I/O 线与外设交换数据或进行通信联络。其中 C 口可分为两个 4 位口使用。端口 A 和端口 B 可用作8位数据 I/O 口,端口 C既可作为 8位I/O 口,又可作为两个 4位I/O 口,还常用来配合 A口和 B口工作,作为控制信号输出、或作为状态信号输入。(二) 控制逻辑这是两组根据 CPU 的编程命令控制 8255A 工作的电路,它们内部有控制寄存器,用来沈阳大学课程设计说明书 接收 CPU 送来的命令字,以决定 A组、B组的工作方式,或对 C口的每一个位执行置位/复位操作。端口 A和端口 C的上半部分(PC7 ~PC4 )由A组控制逻辑管理,端口 B和端口 C的下半部分( PC3~PC0 )由 B组控制逻辑管理。(三) 数据总线缓冲器数据总线缓冲器是双向三态的 8位缓冲器,用作 8255A 和系统数据总线的接口。(1)接收 CPU 送来的数据或控制字; (2)外设传送给 CPU 的数据或状态信息; (四)读/ 写控制逻辑控制总线的开放与关闭;控制信息传送的路径和方向。 A1A0=00 ,选中端口 A,A1 A0=01 ,选中端口 B,A1A0=10 ,选中端口 C,A1A0=11 ,选中控制字寄存器端口。(五) 端口寻址 8255A 端口选择和控制信号如表 1所示: 表1 8255A 端口选择和控制信号 CS A1、 A0 RD WR 端口功能 0 0001A口读A口 0 0010A口写A口 0 0101B口读B口 0 0110B口写B口 0 1001C口读C口/ 读状态 0 1010C口写C口 0 1110 控制口写控制字 1 XXXXX 总线高阻(六)端口选择信号沈阳大学课程设计说明书 系统数据总线的低 8位,这样 CPU 要求芯片内部的各个端口都使用偶地址。(七) 8255A 的控制字⑴方式选择控制字 8255A 有3种基本的工作方式,在对 8255A 进行初始化编程时,应向控制寄存器写入方式选择控制字,以规定各端口的工作方式。方式选择控制字格式如图 1所示: 图1 8255A 的控制方式字⑵置位/ 复位控制字端口 C常用作控制或应答信号,通过对 8255A 的控制口写入置位/复位控制字,可使C口的任一个引脚的输出单独置 1或置 0。复位控制字格式如图 2所示: 沈阳大学课程设计说明书 图2 8255A 的复位控制字 8255A 的工作方式(一)方式 0-基本输入输出方式适用于不需要应答信号的简单 I/O 场合。 A 口和 B 口可作为 8 位端口, C 口的高 4 位和低 4 位可作为两个 4 位的端口,且每个端口均可作为输入口或输出口用。数据输出有锁存,输入不能锁存。(二)方式 1-选通输入/输出方式端口 A或B 用作数据口,均可以工作于输入或输出方式。这两个 8 位数据口的输入、输出数据都能锁存,但必须在联络信号的控制下完成 I/O 操作,端口 C 的部分引脚用来产生或接收这些联络信号。①选通输入方式此时 PC3~5 和 PC0~2 分别用作 A 口和 B 口的状态和控制线, PC6 和 PC7 用作 I/O 线。方式 1 选通输入方式如图 3 所示: 图3 方式 1 选通输入方式沈阳大学课程设计说明书 各控制联络信号的意义: STB : 选通输入信号, 低电平有效。A 组控制方式字应 PC4;B 组方式对应 PC2; IBF: 输入缓冲器满信号,高电平有效。 A 组控制方式字对应 PC5;B 组方式控制字中对应 PC1; INTR: 中断请求信号, 高电