第二章 TMS320C5416结构与工作原理ppt课件.ppt

第二章 TMS320C5416结构与工作原理
（6学时）
1
完整版PPT课件
主要内容
DSP芯片组成？
中央处理器？
总线结构？
存储器？
片内外设和引脚？
中断系统？
2
完整版PPT课件
DSP的硬件结构
特点
运算速度快
组成
CPU：
存储器系统：
片内外设：
其他功能模块
3
完整版PPT课件
DSP的硬件结构框图
JTAG 测试/仿真接口
McBSP1
McBSP2
McBSP3
Clock PLL
Generator
HPI
GP I/O
S/W Waitstate
Generator
64K RAM 单访问程序存储器
64K RAM 双访问程序/数据存储器
16K Program ROM
CPU
Timer
Peripheral Bus
Program/Data Buses
DMA
电源管理
4
完整版PPT课件

40位算术逻辑运算单元ALU
40位累加器A和B
桶形移位寄存器，支持-16至31移动范围
乘法/累加器
16位暂存器T
16位传输寄存器TRN
比较、选择和存储单元CSSU
指数编码器
CPU状态和控制寄存器。
5
完整版PPT课件
系统控制接口
程序地址产生器PAGEN
数据地址产生器DAGEN
存储器和外部接口
DMA控制器
片内外设
PAB
PB
CAB
CB
DAB
DB
EAB
EB
乘法/加法器
算术逻辑单元ALU
指数编码器
CPU状态控制寄存器
桶形移位寄存器
比较、选择和存储单元
累加器B
累加器A
CPU
6
完整版PPT课件

40位ALU（Arithmetic Logic Unit）配合累加器A和B，执行算术、逻辑运算、布尔运算功能，绝大多数算术逻辑运算指令都在一个周期内完成。一个运算操作在ALU执行后，运算的结果一般被送到累加器A或B中（执行存储操作指令ADDM、ANDM、ORM、XORM除外）
7
完整版PPT课件
算术逻辑运算单元
ALU
累加器A
累加器B
数据总线CB15-CB0
数据总线DB15-DB0
乘法/累加单元（MAC）输出
符号控制
符号控制
转移输出（40）
8
完整版PPT课件
ALU的输入
移位器输出（32位或16位数据存储器操作数或者移位后累加器的值）。
数据总线DB的数据存储器操作数。
Y端的输入来自下列3个方向中的一个：
累加器A或B。
数据总线CB的数据存储器操作数。
T寄存器的数据
ALU的输出
ALU的输出为40位，被送入累加器A或B。
9
完整版PPT课件
ALU溢出处理
和ST1中的OVM有关.
发生溢出时后，溢出标志位OVA或OVB置位，直到复位或执行溢出条件指令时恢复。
ALU进位位
ALU的进位位C受大多数算术指令影响（包括循环和移位指令）。进位位可以用来支持扩展精度的算术运算。进位位不受累加器装载、逻辑运算、其他非算术指令或控制指令影响，所以它还可以用来进行溢出管理。
根据进位位的值，可以利用条件操作指令C和NC来进行分支转移、调用或返回操作。利用指令RSBX、SSBX或硬件复位来对进位位置位。
10
完整版PPT课件