FPGA实验报告3.doc

实验名称:使用状态机实现 DAC 芯片 TLC5620 的控制姓名: 刘思波班级: 信息与通信工程(电子)学号: 3120304012 成绩: 一、实验目的 。 CPLD/FPGA 的对 DAC 芯片的控制二、实验内容 “用状态机实现 TLC5620 的控制”实验程序,并下载到硬件完成该实验给定的要求。 QUARTUS 完成实验仿真。 : 1)在四个 DAC 通道内,分别实现锯齿波,三角波、方波的输出; 2)实现波形输出频率可由按键设置;使频率显示在数码管上; 三、实验结果图1整体多波形信号发生器 RTL 图 3、1 关键程序及说明输出电压数码管显示 PROCESS(clock) BEGIN IFRISING_EDGE(clock) THEN IFdiv_clk='1' THEN t IS-- WHEN "00"=> disp_dat<=("00" &wr_data_r(10 DOWNTO 9))+1;--disp_dat<= WHEN "01"=> disp_dat<=wr_data_r(7 DOWNTO 4);-- WHEN "10"=> disp_dat<=wr_data_r(3 DOWNTO 0); WHEN "11"=> disp_dat<="000" &wr_data_r(8); END CASE; t IS WHEN "00"=> dig_r<= "01111111"; WHEN "01"=> dig_r<= "11011111"; WHEN "10"=> dig_r<= "11101111"; WHEN "11"=> dig_r<= "11111110"; END CASE; END IF; END IF; END PROCESS; PROCESS(disp_dat) BEGIN CASE disp_dat IS WHEN X"0"=> seg_r<=X"c0";--??0 WHEN X"1"=> seg_r<=X"f9";--??1 WHEN X"2"=> seg_r<=X"a4";--??2 WHEN X"3"=> seg_r<=X"b0";--??3 WHEN X"4"=> seg_r<=X"99";--??4 WHEN X"5"=> seg_r<=X"92";--??5 WHEN X"6"=> seg_r<=X"82";--??6 WHEN X"7"=> seg_r<=X"f8";--??7 WHEN X"8"=> seg_r<=X"80";--??8 WHEN X"9"=> seg_r<=X"90";--??9 WHEN X"a"=> seg_r<=X"88";--??a WHEN X"b"=> seg_r<=X"83";--??b WHEN X"c"=> seg_r<=X"c6";--??c WHEN X"d"=> seg_r<=X"a1";--??d WHEN X"e"=> seg_r<=X"86";--??e WHEN X"f"=> seg_r<=X"8e";--??f WHEN OTHERS=> seg_r<=X"FF"; END CASE; END PROCESS; wr_data<=wr_data_r; wr_act<=w