PCB叠层与阻抗制作工艺介绍.ppt

股票代码: 002436 PCB PCB 叠层与阻抗叠层与阻抗制作工艺介绍制作工艺介绍讲解:尤志敏讲解:尤志敏介?概念及目的?阻抗的影响因素?叠层规则?阻抗计算?我司工程与生产控制?阻抗测试?未来发展趋势目的?阻抗简单的说,在具有电阻、电感和电容的电路里,对交流电所起的阻碍作用叫做阻抗。?特性阻抗又称“特征阻抗”。在高频范围内,信号传输过程中,信号沿到达的地方,信号线和参考平面间由于电场的建立,会产生一个瞬间电流( I),而如果信号的输出电平为( V),在信号传输过程中, 传输线就会等效成一个电阻,大小为( V/I ),把这个等效的电阻称为传输线的特性阻抗 Z 0。特性阻抗受介电常数、介质厚度、线宽等因素影响。?概念介绍 ?随着信号传输速度的提高和高频电路的广泛应用,电子产品的高频、高速化,要求 PCB 提供的电路性能必须保证信号在传输过程中不发生反射,保持信号完整、不失真; ?PCB 在电子产品中不仅起电流导通的作用,同时也起信号传送的作用; ?阻抗匹配在高频设计中是很重要的,阻抗匹配与否关系到信号的质量优劣。而阻抗匹配的目的主要在于传输线上所有高频的微波信号皆能到达负载点,不会有信号反射回源点。?因此,在有高频信号传输的 PCB 板中,特性阻抗的控制是尤为重要的,且特性阻抗是解决信号完整性问题的核心所在; ?控制特性阻抗的意义概念及目的影响因素?从PCB 制造的角度来讲,影响阻抗的关键因素主要有: ?线宽( W1、W2) ?线厚( T1) ?介质厚度( H1、H2) ?介质常数( Dk) ?差分线间距( S1) ?Er相对电容率(原俗称 Dk介质常数),白容生对此有研究和专门诠释。?另外表面工艺电金(或镀金)工艺在外层线路蚀刻工艺上与其它表面工艺不同, 线路补偿有所差导,前者阻抗计算结果会偏大 3-5ohm ,因此与订单更改表面工艺为镀金或镀金工艺与其他工艺切换时阻抗要重新计算。?阻抗线是否覆盖阻焊对阻抗值也有影响(单端阻抗影响约 2-3ohm ,差分阻抗影响约 7-8ohm )。 ?如上图所示?Z0与线宽 W成反比,线宽越大, Z0越小; ?Z0与铜厚成反比,铜厚越厚, Z0越小; ?Z0与介质厚度成正比,介质厚度越厚, Z0越大; ?Z0与介质介电常数的平方根成反比,介电常数越大, Z0越小。?Z0与差分线间距成正比,差分线间距越大, Z0越大; ?各因素与阻抗的关系阻抗的影响因素影响因素各因素对阻抗的影响幅度 控制偏差 Z 0 /ohm Z 0变化率/% 介质层厚度 H =6mil +10% -10% - 介电常数ε r = + - - 线宽 W = +10% - -10% 铜厚 T = +10% - -10% 各参数控制偏差对阻抗控制精度的影响程度阻抗的影响因素则一、板材与半固化片的选择?对于满足以下条件之一者需选用高 TG板材:(如 IT180A 、FR408HR 、 370HR 、S1000-2 ) 1 )按照国军标验收标准; 2)无铅喷锡表面工艺; 3 )内层或外层铜厚度≥3OZ ; 4 )层数≥12层; 5 )设计成品板厚度≥ ; 6 )板内密集散热孔(各层均直接钻在铜皮上或花焊盘上,数量以≥3*3界定)孔径补偿后孔壁间距< ?其余难度的可选择普通 TG板材:如 S1141 、VT481 ?优先选用成本较低的 PP 成本比较: 106 >3313 >2116 >7628 >1080 ?优先选用较厚的芯板。芯板越厚尺寸稳定性越好,减少涨缩问题; ?多层板对称层芯板厚度、类型选择尽量一致,对称层半固化片使用同样也要对称,减少因板材涨缩不一致带来的翘曲问题; ?最终板厚是否可满足设计要求;叠层设计理论厚度为完成板厚- ; 板厚计算公式:理论厚度=芯板的基材厚度+半固化片理论厚度-内层基铜厚×(1-内层残铜率) +各层基铜厚?设计叠层时尽量少数量的使用 PP,一般每两层之间半固化片≤3张; ?为防止织纹显露缺陷,含胶量较高的半固化片叠放在外层; ?半固化片型号的选择,应优先满足流胶问题,然后考虑其生产成本。含胶量比较: 106 >1080 >3313 >2116 >7628 。对于 7628 一般只能组合使用,1080 和106 一般不单张使用,只能和其他 PP组合使用;半固化片选择依次为( 2116-3313-1080-106, 优先推荐 2116 ,其次 3313, 再是组合 PP, 批量板次外层不推荐