基于vhdl的八路抢答器设计eda课程设计大学毕设论文.doc

1 第一章 EDA 技术简介 EDA 在通信行业(电信)里的另一个解释是企业数据架构,EDA 给出了一个企业级的数据架构的总体视图,并按照电信企业的特征,进行了框架和层级的划分。 20 世纪 90 年代,国际上电子和计算机技术较先进的国家,一直在积极探索新的电子电路设计方法,并在设计方法、工具等方面进行了彻底的变革,取得了巨大成功。在电子技术设计领域,可编程逻辑器件(如 CPLD 、FPGA )的应用,已得到广泛的普及,这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构,从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念, 促进了 EDA 技术的迅速发展。 EDA 技术就是以计算机为工具,设计者在 EDA 软件平台上,用硬件描述语言 HDL 完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 EDA 技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。利用 EDA 工具,电子设计师可以从概念、算法、协议等开始设计进行八路抢答器的系统,大量工作可以通过计算机完成,并可以将抢答器从电路设计、性能分析到设计出 IC版图或 PCB 版图的整个过程的计算机上自动处理完成。现在对 EDA 的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域,都有EDA 的应用。目前 EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用。 2 第二章八路抢答器设计目的和要求第一节设计目的学****ALTERA 公司的 FPGA/CPLD 的结构、特点和性能。学****集成开发软件 MAX+plus II/Quartus II的使用及设计过程。熟悉 EDA 工具设计数字电路设计方法,掌握 VHDL 硬件描述语言设计方法。根据给定题目设计数字电路,来加深对可编程逻辑器件的理解和掌握。第二节设计具体要求及功能在所选择器件内完成八路抢答器的设计,要求设计完成后芯片具有抢答器的全部功能、包括显示和操作接口。抢答器要求有八路抢答输入, 抢答逻辑设计合理(具有抢答锁定),抢答编号显示,抢答成功指示,抢答完成后状态复位。在相应的器件平台上完成设计的输入、编译、综合或适配通过。 8路抢答器控制系统是娱乐活动中经常使用的重要基础设备之一,根据抢答要求,系统所需实现的功能如下: (1)主持人按键清零,数码显示 0,蜂鸣器不叫,进入抢答状态。(2)主持人发出开始命令, 8人开始抢答。其中一人先按下抢答键, 蜂鸣器发出鸣叫,数码显示该人号码,其他人再按键,系统不再响应, 直至主持人按键清零,下一次抢答开始。 3 第三章设计思路及系统结构第一节八路抢答器控制系统的设计思路与功能抢答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮[a1] ~ [a8] 。设置一个系统清除和抢答控制开关 Reset, 该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,扬声器发出声响提示,数码显示选手号码。其他人再按键,系统进行了优先锁存,不再响应,优先抢答选手的编号一直保持到主持人将系统清除为止,下一次抢答开始。扩展功能:该电路具有犯规报警功能。当主持人未按下开关开始抢答前,参赛选手若按下开关,则抢答系统发出蜂鸣声报警并显示犯规组别。第二节抢答器的工作原理简介如图 2-1 所示为抢答器的结构框图,它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能,即开始抢答后,当选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其他选手抢答。扩展电路完成检测数码管工作情况。其工作原理为:接通电源后,主持人将开关拨到" 清除" 状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置于" 开始" 状态,宣布" 开始" 抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时, 抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。图2-1 抢答器结构框图 4 第三节抢答器的工作流程加载运开开始数码管显示FFF 开开始前有选显示犯规选手号码并伴有语倒计时结有选手显示显示选手号码, 倒计时时间, 语音报正常流犯规流若超过答题时间,则答题根据选手表现,规图2-2 抢答器的基本工作原理:在抢答竞赛或呼叫时,有多个信号同时或不 5 同时送入主电路中,抢答器内部的寄存器工作,并识别、记录第一个号码,同时内部的定时器开始工作,记录有关时间并产生超时信号。在整个抢答器