用PowerPC860实现FPGA配置.doc

用PowerPC860实现FPGA配置
摘要：介绍如何用PowerPC860〔MPC860〕进展FPGA〔Xilinx的Virtex-II系列〕的配置；给出进展FPGA配置所需的详细时序图和原理图。本配置根本原理对其它FPGA的配置也适用用PowerPC860实现FPGA配置
摘要：介绍如何用PowerPC860〔MPC860〕进展FPGA〔Xilinx的Virtex-II系列〕的配置；给出进展FPGA配置所需的详细时序图和原理图。本配置根本原理对其它FPGA的配置也适用。 关键词：PowerPC860 FPGA Xilinx
1 概述
MPC860是基于PowerPC构造的通信控制器。它不仅是集成的微处理器，而且将很多外设的功能也集成在一起。MPC860具有存储控制器，其存储控制器的功能很强，可以支持各种存储器，包括各种新型的DRAM和Flash，并可以实现与存储器的无缝接口；而且使用嵌入式操作系统VxWorks和开发环境Tornado开发非常方便。
本设计中用1片Intel W28F1283A150 Flash作为BootFlash对MPC860进展加电配置，其多余的存储空间完全可以存放下FPGA所需的配置文件。加电复位、系统启动后，由MPC860处理机与EPLD配合，控制FPGA配置文件的下载过程，完成对FPGA的配置。使用MPC860可以对FPGA非常方便地进展配置，甚至可以通过MPC860的网络功能对FPGA进展远程配置，节省了因采用专用配置芯片所消耗的电路板及其本钱。本文主要介绍如何用MPC860对Xilinx公司的Virtex II系列的FPGA进展配置，其原理同样适用于别的FPGA芯片〔包括Altera公司〕。2 Xilinx FPGA的配置方式
本设计中FPGA采用Xilinx公司Virtex-II系列蝗XC2V4000，其配置文件的下载形式有5种：主串形式〔master serial〕、从串形式〔slave serial〕、主并形式〔master selectMAP〕、从并形式〔slave selectMAP〕、JTAG械。其中，JTAG形式在开发调试阶段使用。本设计将JTAG口直接做在信号处理板上，便于开发设计阶段的调试。
参考Xilinx公司的有关文档，比拟其余4种下载形式，可将其分为串行下载方式和并行下载方式。串行下载方式和并行下载方式都有主、从2种形式。主、从形式的最大区别在于：主形式的下载同步时钟〔CCLK〕由FPGA提供；从形式的下载同步时钟〔CCLK〕由外部时钟源或者外部控制信号提供。主形式对下载时序的要求比从形式严格得多。因此从处理机易于控制下载过程的角度，选择使用从串形式或从并形式。本设计采用从串形式进展FPGA配置，以减少占用MPC860的资源。
用MPC860对FPGA进展配置，本质上就是用MPC860和EPLD来仿真JTAG接口的下载时序，完成对FPGA的下载。JTAG的有效引脚只有5个，分别是nConfig〔PROG_B〕、nStatus〔INIT_B〕、Conf_Done〔DONE〕、DClk(CCLK)、Data0(DIN)。其中nConfig用于使FPGA进展到下载状态，nStatus时不否出现CRC校验错误，Conf_Done用于表示下载完成，而DC1k的Data那么是用于在下载时