EDA课程设计十进制加法器设计.doc

燕山大学课程设计说明书共 24页第 1页燕山大学课程设计(论文)任务书院(系): 电气工程学院基层教学单位: 电子实验中心学号学生姓名专业(班级) 设计题目十进制加法器设计技术参数●在数码管上显示加数、被加数和结果●设置加数和被加数,当加数和被加数超过 9 时均按 0 处理设计要求●在4 个数码管显示加数、被加数和结果●分别用 4 个拨码开关设置加数和被加数●当加数、被加数超过 9 时,蜂鸣器报警 5秒工作量●学会使用 Max+PlusII 软件和实验箱●独立完成电路设计,编程下载、连接电路和调试●参加答辩并书写任务书工作计划 1. 了解 EDA 的基本知识,学****使用软件 Max+PlusII ,下发任务书,开始电路设计; 2. 学****使用实验箱,继续电路设计; 3. 完成电路设计; 4. 编程下载、连接电路、调试和验收; 5. 答辩并书写任务书。参考资料《数字电子技术基础》. 阎石主编. 高等教育出版社. 《 EDA 课程设计 B 指导书》. 指导教师签字基层教学单位主任签字金海龙说明:此表一式四份,学生、指导教师、基层教学单位、系部各一份。燕山大学课程设计说明书共 24页第 2页目录第1章摘要………………………………………………………………………………… 4 第2章十进制加法器设计说明…………………………………………………………… 5 设计思路……………………………………………………………………………… 5 流程图………………………………………………………………………………… 5 模块介绍……………………………………………………………………………… 6 真值表………………………………………………………………………………… 6 第3章原理图分析……………………………………………………………………… 11 整体原理图………………………………………………………………………… 11 输入转换部分设计………………………………………………………………… 12 蜂鸣器部分………………………………………………………………………… 12 加法器部分………………………………………………………………………… 13 B-BCD (二进制转换为 BCD 码) …………………………………………………… 13 动态数码管部分…………………………………………………………………… 14 第4章波形仿真图及结果分析………………………………………………………… 16 第5章管脚锁定及硬件连线…………………………………………………………… 21 第6章总结……………………………………………………………………………… 22 参考文献…………………………………………………………………………………… 23 燕山大学评审意见表……………………………………………………………………… 24 燕山大学课程设计说明书共 24页第 3页摘要十进制加法器可由 BCD 码( 二-十进制码) 来设计, 它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现, 该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 n位 BCD 码行波式进位加法器由 n 级组成, 每一级将一对 4 位的 BCD 数字相加, 并通过一位进位线与其相邻级连接。在十进制运算时, 当相加二数之和大于 9时, 便产生进位。用 BCD 码完成十进制数运算时, 当和数大于 9时, 必须对和数进行加 6 修正,由加法器和比较器完成功能的实现。加法器的加数和被加数若大 9 则蜂鸣器警报 5 秒,数码管显示为 0 ,由比较器和计数器控制。动态数码管由计数器、数据选择器、译码器完成显示功能。关键词:十进制加法器、动态数码管显示、蜂鸣器警报燕山大学课程设计说明书共 24页第 4页第二章十进制加法器设计说明 设计思路根据项目要求设计的十进制加法器有两个输入, 及加数和被加数, 分别是用四个拨码开关表示的四位二进制数, 即输入的范围为 0到 15; 有一个输出, 即两个加数相加的结果。加数、被加数和结果都需要显示在动态数码管上, 并且, 加数或被加数若大于 9, 则蜂鸣器报警 5 秒钟,且显示为 0. 根据要求, 设计加数和被加数的合法范围为 0到9, 故当输入的加数大于 9 的时候需要将其统一变换成 0 。这里我们使用 7485 四位数字比较器和相应的组合逻辑电路,将输入的加数和 1001B (即9) 做比较, 如果其小于 9, 就输出原数作为加数; 如果其大于 9 ,就输出 0000B (即 0 )作为新的加数。处理过的加数、被加数分别接入 74283 四位超前进位加法器的各个引脚,相加后的四位输出结果 SUM1-SUM4 连同进位输出 c