下载此文档

与图像编码器相连的具有画面分割功能的模块设计.doc

文档分类：IT计算机 | 页数：约3页举报非法文档有奖

1/3

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/3 下载此文档

文档列表 文档介绍

1 与图像编码器相连的具有画面分割功能的模块设计摘要:一般画面分割器将分割后的数字图像转换成复合视频信号输出, 若要和图像编码器相连,实现数字图像编码,还得进行模数变换和视频解码,因此视频信号经历了二次 AD 和 DA 转换以及视频信号的编解码,不但增加了成本和复杂度, 还降低了图像质量。论文提出了将图像分割电路与数字图像压缩编码电路有机地结合在一起的设计方案和实现方式, 简化了电路, 提高了图像清晰度。关键词: 画面分割视频编码图像监控求, 完成图像的分屏拼接。存储控制电路可用一片可编程逻辑电路(如 CPLD 、 FPGA) 。编程逻辑设计主要包括 3 大模块: 数字视频流的写入缓冲存储器的控制模块, 分割模式和视频通路选择的模块, 从各缓冲存储器读出的数字视频数据在总线上分时输出的控制模块。编程语言可用 VHDL 语言。如果可编程逻辑器件容量许可的话, 可以实现更多画面的合成,或者通过几个可编程逻辑器件来实现。若选用 2 FPGA , 由于其内部延时并不能很好的控制, 尤其在占用资源较大的时候。所以在选用芯片的时候, 尽量选择容量较大的芯片, 尽可能地减少内部线路延时, 以避免时序上的混乱。 3, 结束语 3

与图像编码器相连的具有画面分割功能的模块设计来自淘豆网www.taodocs.com转载请标明出处.