第3章 触发器与时序逻辑电路.PPT课件.ppt

第3章触发器与时序逻辑电路逻辑电路分为两大类: 一类组合逻辑电路,其特点是任一时刻电路的输出仅取决于该时刻电路的输入; 一类时序逻辑电路,其特点是任一时刻的输出信号不仅决定于当前的输入信号,还决定于前一时刻电路的输出信号。时序逻辑电路具有存储功能或记忆功能。 时序逻辑电路的基本逻辑单元是触发器。 3. 1 触发器 触发器具备两个基本特点: 第一,具有两个不同的稳定状态,用来分别表示逻辑状态的 0和1,或二进制数的 0和1; 第二,在不同的输入信号作用下可以置成 1或0状态, 输入信号消失后,状态保持不变。 根据电路结构形式分为:基本 RS 触发器、同步 RS 触发器、主从触发器、维持阻塞触发器、 CMOS 边沿触发器等。根据逻辑功能分为: RS 触发器、 JK触发器、 T触发器、 D触发器等。 3. 1 触发器、是触发器的信号输入端,与非门 G 1、G 2的输出信号分别反馈至 G 2、G 1门的输入端, Q、是触发器的信号输出端,定义 Q =1 , =0为触发器的 1状态, Q= 0 , =1为触发器的 0状态。 RS RS 触发器 RS 触发器(1)结构及工作原理图 用与非门组成的基本 RS 触发器(a)基本 RS 触发器(b)逻辑符号 Q Q Q 3. 1 触发器 , 时,上式右边与左边相同,即触发器的状态保持不变。 QSQ??输出端 Q、的关系式为: RQQ? 1?S 1?R , 时, Q=1 , =0 ,触发器处在 1状态。 , 时, Q =0 , =1 ,触发器处在 0状态。 0?S1?R1?S0?R QQQ 3. 1 触发器, 时, Q=1 , =1 ,之后当、端输入的零状态同时结束,触发器的状态不能确定,所以 RS 触发器的约束条件是: 0?S0?R SR 1??RS(或 RS=0 ) Q 3. 1 触发器 触发器在接受触发信号之前的状态称为现态,用 Q n表示;触发器在接受触发信号之后的状态称为次态,用 Q n+1表示。 基本 RS 触发器状态方程: n nQRSQ???1约束条件 1??RS 置0置1保持不允许 01不变不定 1010 0110 逻辑功能 Q 表 基本 RS 触发器的特性表 R S 3. 1 触发器基本 RS 触发器输入变量和输出函数之间的逻辑关系用波形图来表示:图 基本 RS 触发器的波形图 3. 1 触发器 74279 和 74LS279 芯片集成了四个 RS 触发器。图 74279 和 74LS279 的逻辑电路及引脚图 3. 1 触发器(2)基本 RS 触发器的工作特点在输入信号全部作用时间内,可以直接改变输出端Q和的状态,置位端和复位端的有效电平是低电平,输入信号有约束条件( ),即不允许两个输入信号同时为有效电平。(3)应用实例利用基本 RS 触发器的记忆作用可消除开关振动产生的影响。 1??RS SR 图 无抖动的单脉冲发生电路(a)电路(b)电压波形 Q