基于FPGA的VGA显示控制的设计.doc

基于 FPGA 的 VGA 图像显示设计及应用摘要:VGA( 视频图形阵列) 作为一种标准的显示接口得到广泛的应用。本文依据VGA 显示原理,介绍了利用 FPGA 实现对 VGA 图形控制器 VHDL 设计方法。详细描述了各硬件模块的工作原理及实现途径,并给出了软件设计思路及部分代码。关键词:VGA ;FPGA ;VHDL ;仿真一、引言随着可编程逻辑器件的不断发展及其价格的不断下降,EDA 开发软件的不断完善,可编程逻辑设计的应用优势逐渐显示出来,特别是大规模可编程器件。而 FPGA 具有功能强大,开发过程投资小、周期短等特点,成为当今硬件设计的首选方式之一。 VGA (视频图形阵列)作为一种标准的显示接口得到广泛地应用。利用 FPGA 芯片和 EDA 设计方法,可以灵活地根据用户需求,设计出针对性强的VGA 显示控制器,不仅降低了生产成本也可以快速地对产品进行升级换代。本文设计采用 Quartus 软件工具,并以 Altera 公司的 Cyclone 系列FPGA 的器件 EP1C12 F324C8 为主实现硬件平台的设计。二、方案设计及工作原理 ,我们对 VGA 图形控制器按功能进行层次划分。本设计的 VGA 控制器主要由以下模块组成:VGA 时序控制模块、ROM 内存地址控制模块、 RO内存模块、按键扫描控制模块。如图 1所示。 VGA时序控制模块 ROM 内存地址控制模块 ROM 按键扫描控制模块 50MHz 5Hz addr data 首坐标 xx、 yy VGA 接口 RGB HS 、 VS D/A CRT VGA 的显示协议,可以选择不同的显示分辨率。本设计选择的是 800*60 0 的分辨率。根据相应协议,在“VGA 时序控制模块”对行扫描信号 HS和场扫描信号 VS进行相应的时序控制(具体控制详细信息见“VGA 驱动原理”资料文档)。“ROM 内存地址控制模块”根据“按键扫描控制模块”获得的图片显示首坐标xx、yy信息和“VGA 时序控制模块”传送过来的 hcnt( 列计数器值)、vcnt( 行计数器值)及相关控制信号计算出正确的内存地址,从 rom 中取出所需要的像素点的三基色数据。本设计的功能实现包括:图像旋转、放大、单步步进移动和屏保移动功能。其中图像的旋转运用了矩阵的转置原理,通过对图像的内存存储地址矩阵进行转置运算获得图像 90°旋转的效果。图像的放大是通过将包括原像素点在内,相邻的 4个点填写相同的颜色来实现的。三、各功能模块设计和仿真 时序控制模块 VGA 时序控制模块是整个显示控制器的关键部分,其实质就是完成 VGA 显示卡的功能。主要作用就是在一定的工作频率下,产生准确的时序关系(VS-垂直同步信号, HS-水平同步信号,消隐信号之间的关系)。及其在准确的时序下对ROM 存储器数据进行读取。其中产生准确的时序关系为此模块重点,在VGA 显示过程中,完成一行扫描所需要的时间称为水平扫描时间,完成一帧(一屏)扫描所需要的时间称为垂直扫描时间。每扫描完一行用行同步信号进行同步;扫描完所有行后用场同步信号进行同步。本文设计采用的是 800 ×600 ×75Hz 模式。依据时序标准,每显示行包含 1056 点,其中 800 点为有效显示区, 256 点为消隐区,每行的行同步脉冲低电平宽度为 80个像素点;同理每场有 625 行,有效行为 600 行,其中场同步脉冲低电平宽度为 3行。其行、场时序如表 1,时序图见图 2。表1 行扫描、场扫描时序 Format Pixel Clock MHz Horizontal(in Pixels) Vertical ( in lines ) Active Video Front Porch Sync Pulse Back Porch Active Video Front Porch Sync Pulse Back Porch 800,600, 75 Hz 800 16 80 160 600 13 21 依照这个标准,正好与开发板 EP1C12 外部晶振频率 50MHz 相近,可以直接引用外部晶振时钟作为其驱动时钟(只要所用时钟和协议要求的时钟相差不大, 不会影响显示效果,最多就是显示的刷新频率不是真正等于 75Hz 而已)。图2行HS、场 VS时序图 内存地址控制模块整个显示思路是在 800*600 分辨率的显示器上开辟一 256*64 的显示区域来显示图片,因为显示的图片的大小为 256*64 。在此区域以外显示指定颜色,例如黑色、蓝色等,作为一个背景色显示。在本模块中,通过在对 ROM 内存地址的控制,实现了图片的旋转和一倍放大功能。以下通