下载此文档

基于FPGA交通灯控制器设计方案.doc


文档分类:通信/电子 | 页数:约24页 举报非法文档有奖
1/24
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/24 下载此文档
文档列表 文档介绍
第一部分技术规范 功能描述: 实现一个由一条主干道和一条支干道的汇合点形成的十字路口的交通灯控制器,具体功能: (1) 主、支干道各设有一个绿、黄、红指示灯,两个显示数码管。(2) 主干道处于长允许通行状态,而支干道有车来时才允许通行。当主干道允许通行亮绿灯时, 支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯。(3) 当主干道、支干道均有车时, 两者交替允许通行, 主干道每次通行 45秒, 支干道每次通行 25秒, 在每次由绿灯向红灯转换的过程中, 要亮 5 秒的黄灯作为过渡, 并进行减计时显示。每个周期结束时都要进行支干道是否有车的检测,若有车则进行下一个周期,若没有,则主干道亮绿灯,支干道亮红灯,直到检测到支干道有车。 系统总体框图: 根据设计要求和系统所具有的功能, 并参考相关的文献资料, 经行方案设计,可以画出如下图所示的交通信号灯控制器的系统框图。时钟分频模块交通灯控制模块扫描显示译码模块 clk rst carsignal 计时模块数码管段码 sel 数码管位码 seg LED 灯 I/O 管脚的描述名称方向电平位宽功能 clk I nput 1 系统时钟信号( 10KHZ ) carsignal I nput 1 检测支路是否有车 rst I nput 1 复位信号 led O utput 6 LED 灯 sel O utput 7 数码管段码 seg O utput 4 数码管位码表一:系统总体 I/O 管脚的描述注:其中系统时钟的频率选为 10KHZ ,复位采取同步复位方式, 且低有效。支干道检测到有车时, carsignal=1 ; 否则, carsignal=0 。方案核心: 在交通灯控制器的设计中, 交通灯控制及计时模块是本设计的关键模块。第二部分总体设计方案交通灯 系统详细框图: 在系统总体框图的基础上进一步详细设计,得到如下系统详细框图。图三:系统详细框图注:系统总体 I/O 管脚描述请查看技术规范。 具体模块设计 1. 时钟分频模块系统的动态扫描需要 10KHZ 的脉冲,而系统时钟计时模块需要 1HZ 的脉冲。分频模块主要为系统提供所需的时钟计时脉冲。该模块将 10KHZ 的脉冲信号进行分频,产生 1S 的方波(占空比为 50% ),作时钟分频模块交通灯控制模块显示单元定时模块显示控制单元 clk carsignal LED 灯 rst 译码单元数码管显示为系统时钟计时信号。 clk 时钟分频模块 rst clk_out 图四:时钟分频模块框图 I/O 管脚描述如下: 名称方向电平位宽功能 clk input 1 系统时钟( 10KHZ ) rst input 1 复位信号 clk_out output 1 分频后时钟信号( 1HZ ) 表二:时钟分频模块 I/O 端口描述注:系统时钟的频率为 10KHZ ,分频后的时钟信号为 1HZ (占空比为 50% ) 。复位信号为同步复位,且低有效。 2. 交通灯控制及计时模块控制模块 JTDKZH :根据主干道、支干道输入信号以及时钟信号 CLK , 发出主、支干道指示灯的控制信号, 同时向各个定时单元、显示控制单元发出使能控制信号产生系统的状态机,控制其他部分协调工作。计时模块分别实现 45s,25s,5s 的定时,根据主、支干道输入信号和时钟信号以及交通灯控制器发出的使能信号按要求进行定时用来设定主干道和支干道计时器的初值, 并为扫描显示译码模块提供倒计时时间。控制模块采用状态机进行设计,可以定义出 5 种状态,分别为 S0: 主干道绿灯, 支干道红灯且没有车辆行驶; S1: 主干道绿灯, 支干道红灯且支干道有车辆驶入; S2: 主干道黄灯, 支干道红灯; S3: 主干道红灯, 支干道绿灯; S4: 主干道红灯, 支干道黄灯。利用 CASE 语句定义状态的转换方式及时间的变换方式,达到主干道绿灯亮 45 秒, 支干道绿灯亮 25 秒,黄灯亮 5 秒的设计要求。 clk_out carsignal rst led 交通灯控制模块 count_H_1 count_L_1 count_H_2 count_H_2 图五:交通灯控制及计数模块 I/O 管脚描述如下: 名称方向电平位宽功能 clk_out I nput 1 分频后时钟信号( 1HZ ) rst I nput 1 复位信号(同步复位) carsignal I nput 1 检测信号(低有效) count_H_1 O utput 4 主干道时间高位译码 count_L_1 O utput 4 主干道时间低位译码 count_

基于FPGA交通灯控制器设计方案 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数24
  • 收藏数0 收藏
  • 顶次数0
  • 上传人6188
  • 文件大小266 KB
  • 时间2017-05-27