下载此文档

相位差可调的双通道信号发生器的设计.doc


文档分类:通信/电子 | 页数:约3页 举报非法文档有奖
1/3
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/3 下载此文档
文档列表 文档介绍
1 相位差可调的双通道信号发生器的设计摘要:为了调节两路相同频率正弦信号之间的相位差,采用 DDS 技术设计了相位关系可调的双通道信号发生器。该信号发生器的输出频率范围为 0Hz ~ 150MHz ,频率分辨率为1μ Hz ,相位调节范围为 0°~ 360 ° ,分辨率为 0. 022 °。它不仅可输出两路相同频率、相位差可调的正弦信号, 而且可分别作为两路独立的可调频、调幅、调相的信号发生器使用。关键词:相位差直接数字频率合成信号发生器能可以像软件一样通过编程来修改,不仅使设计修改变得十分方便, 而且大大提高了电子系统的灵活性和通用能力, 因此成为当今实现电子系统集成化的重要手段。本文用 CPLD 实现计算机与两片 AD9852 的输入接口。 CPLD 内部电路如图 4 所示。图4 AD9852 的接口部分主要由三个锁存器、一个 D触发器、三个或门、一个非门组成。图中 D10 ~ D17 为计算机 2 接口电路的数据总线,用于给 AD9852 传送数据、地址和控制信号; A10 ~ A12 为地址信号,分别用来选通数据锁存器(U1) 、地址锁存器(U2) 和控制信号锁存器(U3) ; WR 为锁存器的写控制信号; CLKIN 为参考时钟输入, 由一个恒温晶振提供,以保证尽可能小的相位抖动。输出信号 WR1 为第一片 AD9852 的写控制信号, WR2 为另一片 AD9852 的写控制信号, RESET 、 UPDATE CLK 、 REFCLK 分别为两片 AD985 2 的复位信号、I/O 更新时钟信号和参考时钟。其中,D 触发器用来实现图 2 所示的参考时钟与 I/O 更新时钟之间的时序关系。 3

相位差可调的双通道信号发生器的设计 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数3
  • 收藏数0 收藏
  • 顶次数0
  • 上传人apaihuai49
  • 文件大小71 KB
  • 时间2017-05-28