1 高速数字串行加法器及其应用摘要:与传统加法器相比,数字串行加法器具有工作频率高、占用资源少、设计灵活等优点。介绍了数字串行加法器的原理, 说明了该加法器在 FPGA 上的实现要点及其在匹配滤波器设计中的应用。关键词: 加法器位并行数字串行 FPGA 匹配滤波器第三个slice只用了内部的一个触发器来存储进位,第一、二个slice之间用进位链连接,延时为0,但是第二、三个slice之间只能使用普通连线, 而且第三个sli ce的输入CIN到触发器的建立时间较大, 因而影响了串行加法器的运行速度。 2
高速数字串行加法器及其应用 来自淘豆网www.taodocs.com转载请标明出处.