SDRAM仿真.doc

SDRAM 的工作过程: 200us 左右的输入稳定期,空操作( NOP )。 发送 1次(1个时钟周期)预充电(precharge) 命令,然后保持 N 个时钟周期 NOP 操作。 发送 8次刷新(refresh) 命令,具体发送过程后面会介绍。 SDRAM 工作模式寄存器。 ,可以开始读写操作。模式寄存器: 模式寄存器设置值为:0x0 37,对应到上图可以看出,我的选择为: ?操作模式:突发读/突发写?潜伏期: 3个时钟周期?突发传输方式:顺序?突发长度: 256 SDRAM 的命令命令 RAS_ NCAS_ NWE_ N 空操作( NOP )111 预充电( PRE )010 刷新 001 行有效 011 开始读 101 开始写 100 模式寄存器设置 000 左右的输入稳定期。 CKE 变高,片选信号 CS_ N变低, SDRAM 开始动作, SDRAM 启动后的命令为: 111 ,即 NOP 操作,这一过程要持续近 24 0us ,称之为输入稳定期。保险起见本设计输入稳定期设置为 240us 。 2、预充电,对应命令: 010 注意每个命令之后都有执行一段时间的NOP操作,这使得SDRA M有时间执行命令。 3 、八次刷新操作,对应命令:0 01。注意每个刷新命令之后都有执行一段时间的 NOP 操作,这使得 SDRAM 有时间执行命令。 4 、模式寄存器设置,对应命令:000。从波形图可以看到,加载模式寄存器命令为 000 ,此时地址线 A[11:0] 的值为 0x03 7,与设置的相符。从这幅图中应该可以很清楚的看到, SDRAM 时钟频率为 100Mhz ,同时与 FPGA 的SDRAM 控制器的 100MHZ 时钟存在相位差,这是必要的。因为,在SDRAM 控制器的时钟上升沿,产生命令,然后在随后的 SDRAM 时钟上升沿,命令已经稳定了,这样就方便了 SDRAM 顺利的取得命令。数据传输也是同样的道理。 4 、写数据。从图中可以看出,首先 SDRAM 控制器发出了行有效命令(011) ,选中了第 0 个逻辑块的第 0行,然后在 3个时钟周期(tRCD )后,发出了写命令(100) ,列地址为 0,同时不加延迟的把第一个数据 1放在了 sdram 的数据总线上,该命令执行一次,可以看到写