EDA简答题.doc

四、简答题、与 HDL 文本输入法相比较,原理图输入法有何优点? 1 :设计者不需增加新的相关知识,如 HDL 等。 2: 输入方法与用 protel 作图相似, 设计过程形象直观, 适合初学者入门。 3: 对于较小的电路模型, 其结构与实际电路十分接近, 设计者易于把握电路全局(适合设计小型数字电路)。 4 :设计方式接近于底层电路布局,因此易于控制逻辑资源的耗用,节省面积。 2 、写出结构体的一般语言格式并说明其作用 ARCHITECTURE 结构体名 OF实体名 IS [说明语句]BEGIN [功能描述语句]END ARCHITECTURE 结构体名; 结构体用于描述电路器件的内部逻辑功能或电路结构。使用的语句有顺序语句和并行语句。 3 、信号和变量的区别? (1)信号赋值至少有δ延时,而变量赋值没有延时。(2)信号除当前值外有许多相关的信息,而变量只有当前值。(3)进程对信号敏感而对变量不敏感(4)信号可以是多个进程的全局信号;而变量只在定义它们的顺序域可见。(5 )信号是硬件中连线的抽象描述,它们的功能是保存变化的数据和连接子元件,信号在元件的端口连接元件。变量在硬件中没有类似的对应关系,它们用于硬件特性的高层次建模所需要的计算中。(6 )信号赋值和变量赋值分别使用不同的赋值符号“<=”和“:=”,信号类型和变量类型可以完全一致,也允许两者之间相互赋值,但要保证两者的类型相同 4 、写出 PROCESS 语句结构的一般表达格式。[进程标号:]PROCESS [(敏感信号参数表)][IS] [进程说明部分]BEGIN 顺序描述语句 END PROCESS [进程标号]; 5 、写出五种以上的 VHDL 的预定义数据类型。布尔(BOOLEAN) 数据类型、位(BIT) 数据类型、位矢量(BIT_VECTOR) 数据类型字符(CHARACTER) 数据类型、整数(INTEGER) 数据类型、实数(REAL) 数据类型字符串(STRING) 数据类型、时间(TIME) 数据类型 1 、简叙 EDA 的 FPGA/CPLD 设计流程。答: (1)进行原程序的编辑和编译. (2)逻辑综合。(3)目标器件的布线/适配。(4)目标器件的编程/下载。(5)硬件仿真/硬件测试。 2 、简述 VHDL 程序的基本结构:? 一个完整的 VHDL 程序(或称设计实体)具有比较固定的结构,它至少包括库、程序包、实体说明和结构体说明。其中,库、程序包用于打开设计实体将要用到的库和程序包;实体用于该设计实体与外界的接口信号说明,是可视部分; 结构体用于描述该设计实体内部工作的逻辑关系,是不可视部分。 3 、元件例化语句的作用是什么? 答:元件例化语句就是先将设计好的设计实体定义为一个元件,然后引用特定的语句将此元件与当前的设计实体中的指定端口连接,从而为当前设计实体引入一个新的低一极的设计层次。元件例化使 VHDL 设计实体构成自上而下层次设计的一个重要途径。元件例化可以是多层次的。 4、 VHDL 子程序有什么作用?它有哪两种方式答: VHDL 子程序是一个 VHDL 程序模块,它利用顺序语句来定义和完成算法的。应用它可以更有效地完成重复的设计工作。子程序不能从所在的结构体的其它块或进程结构中直接读取信号值或者向信号赋值,而只能通过子程序调用及子程序的界面端口进行通用。