8259A中断控制课设解决方案.doc

8259中断控制显示

《微机原理与接口技术》课程设计注重提高学生应用能力、创新能力。在掌握了基本的实验方法和实验技能且理论教学完成的基础上,要求学生通过一周的集中工作,初步锻炼综合运用所学知识的能力,通过讨论与合作,完成一项完整的设计工作。更深入的了解微机芯片的用法和程序的完成过程,调试方法及技巧。本课程设计需要综合应用各种微机接口和其他单元电路构成小规模“原理”型的微机应用系统,体现了既强化本学科内容,又扩展知识面的特点。

8086和8259A的原理
8086微处理器
8086是Intel系列的第三代微处理器。它是功能很强的16位微处理器,它既能处理16位数据,也能处理8位数据。它采用了HMOS高密度工艺,集成度达每片4万多晶体管,单一+5V电源,主频为5MHz/10MHz。它的内部和外部的数据总线宽度都是16位,地址总线宽度20位,可寻址空间达,即1MB。
8086微处理器的功能结构
8086微处理器由两个独立的工作部件:执行部件EU(Execution Unit)和总线接
口不见BIU(Bus Interface Unit)构成。
EU由算术逻辑单元ALU、通用数据寄指令的执行。它的具体功能有以下3个方面:
①从BIU的指令队列缓冲器中取出指令,由EU控制器的指令译码器译码产生相应的操作控制信号传给各部件。
②对操作数进行算术运算和逻辑运算,并将运算结果的状态特征保存到状态寄存器FR中。
③EU不直接与CPU外部系统相连,当需要与主存储器或I/O设备交换数据时,EU向BIU发出命令,并提供给BIU16位有效地址及所需传送的数据。
BIU由4个16位段寄存器、16位指针寄存器、20位物理地址加法器、6字节指令队列及总线控制逻辑组成,负责完成CPU与存储器或I/O设备之间的数据传送。它的具体功能有以下3个方面:
①BIU从主存取指令送到指令队列缓冲器。
②CPU执行指令时,总线接口单元要配合EU从指定的主存单元或外设端口中取数据,将数据传送给EU或把EU的操作结果传送到指定的主存单元或外设端口中。
③计算并形成访问存储器的20位物理地址。
8086CPU的内部功能结构框图如图1所示。
图1 8086CPU的内部功能结构框图
8086的引脚功能
8086微处理器采用40引脚的DIP封装,如图2所示。
图2 8086的引脚
(1)INTR(可屏蔽中断请求):输入,高电平有效。
当INTR=1,表示外设提出了中断请求。CPU在执行每条指令的最后一个时钟周期采用此信号,若INTR=1且IF=1(中断允许),则响应中断。
(2) (中断响应):输出,低电平有效。
有效表示对INTR的外部中断请求响应,进入中断响应周期。
(3) AD ~AD (地址/数据):在总线周的T1状态输出要访问的存储器或I/O端口的地址,T2,T3状态,对于写操作,是传输数据,对于读操作,则处于浮空状态,等待数据传入。
(4)A/S---A/S(引脚35--38):地址/状态复用引脚,输出。
在总线周期T1状态输出要访问的存储器的地址。T2--T4状态,用来输出CPU的状态信息。

(8259A是专门为了对8086/8088进行中断控制而设计的芯片,它是可以用程序控制的中断控制器。它具有如下功能:
(1)它可以接收多个外部中断源的中断请求,并进行优先级别判断,选中当前优先级别最高的中断请求,再将此请求送到微处理器的中断输入端。
(2)具有提供中断向量、屏蔽中断输入等功能。
(3)可用于管理8级优先权中断,也可以将多片8259A通过级联方式构成最多可达512级优先权的中断管理系统。
.1 8259A芯片内部结构
8259A可编程中断控制器有8个功能模块,如图3所示。
图3 8259A内部结构
(1)中断请求寄存器(IRR)
中断请求寄存器(IRR)为8位,接受来自IR0~IR7的中断请求信号,当IR0~IR7上出现某一中断请求信号时,IRR对应位被置1。
(2)中断屏蔽寄存器IMR
中断屏蔽寄存器IMR 为8位(8个中断输入),用来存放对各中断请求的屏蔽信息。当该寄存器中某一位置“1”,表示禁止这一级中断请求进入系统,通过IMR寄存器可实现对各级中断的有选择的屏蔽。
(3)中断服务寄存器ISR
中断服务寄存器ISR是8位寄存器,用来记录正在处理中的中断请求,当任何一级中断响应,CPU正在执行它的中断服务程序时,ISR寄存器中相应位置“1”,一直保持到该级中断处理过程中止。
(4)优先权判别器PR
若某中断请求正在被处理,8259A外部又