第4章 通用io与第一个汇编程序.ppt

第四章普通I/O及第一个汇编工程
主要内容
通用I/O接口基本概念及连接方法
MC68HC908GP32的并行I/O端口
汇编工程文件组织
I/O口的输入和输出电流以及端口上拉问题
通用I/O接口基本概念及连接方法
I/O接口,即输入输出接口,是微控制器同外界进行交互的重要通道。这些接口千变万化,种类繁多,有显而易见的人机交互接口,如操纵杆、键盘、显示器;也有无人介入的接口,如网络接口、机器设备接口。
通用I/O: GPIO(General Purpose I/O),是I/O的最基本形式,它是一组输入或输出引脚,有时也称为并行I/O(parallel I/O)。
输入引脚有三种不同的连接方式:带上拉电阻的连接、带下拉电阻的连接和“悬空”连接。
VCC
K2
R4
R3
VCC
K3
R5
I3
I2
MCU
K1
R1
I1
VCC
R2
上拉电阻R2
下拉电阻R4
I3悬空状态
返回
输出引脚的基本接法
作为通用输出引脚,MCU内部程序向该引脚输出高电平或低电平来驱动器件工作,即开关量输出。如图4-2所示。
O1发光二极管LED的驱动引脚
O2引脚接蜂鸣器驱动电路
MC68HC908GP32的并行I/O端口
MC68HC908GP32单片机有5个普通I/O口,分别是A口、B口、C口、D口、E口。它们中的大部分具有双功能,本节仅讨论它们作为普通I/O功能时的编程方法。
A口的8根引脚与键盘中断模块的引脚复用,这里只讨论A口作为普通I/O口的功能。
(1)A口的寄存器
A口作为普通I/O口时,具有三个寄存器,它们是:A口数据方向寄存器(DDRA)、A口数据寄存器(PTA)、A口上拉电阻允许寄存器(PTAPUE)。
① A口数据方向寄存器(Data Direction Register A,DDRA)
A口数据方向寄存器(DDRA)的地址是:$0004,DDRA的第7-0位分别记为DDRA7-DDRA0,这些位分别控制着A口引脚PTA7-PTA0是输入还是输出,若DDRAx=0,则引脚PTAx为输入,若DDRAx=1,则引脚PTAx为输出。复位时DDRA为$00。
记忆要点:数据方向寄存器的一位:0—定义输入,1—定义输出
A口
A口数据寄存器(PTA)的地址是:$0000,PTA的第7-0位分别记为PTA7-PTA0。若A口的某一引脚PTAx被定义成输出,程序使A口数据寄存器PTA的相应位PTAx=0,则引脚PTAx输出“低电平”;程序使PTAx=1,则引脚PTAx输出“高电平”。若A口的某一引脚PTAx被定义成输入,程序通过读取A口数据寄存器PTA,获得输入情况,0表示输入为“低电平”,1表示输入为“高电平”。
记忆要点:
输出时:数据寄存器的一位:0—输出低电平
1—输出高电平
输入时:数据寄存器的一位:0—代表外部输入低电平
1—代表外部输入高电平
② A口数据寄存器(Port A Data Register,PTA)
《嵌入式技术基础与实践》课件
A口上拉电阻允许寄存器(PTAPUE)的地址是:$000D。PTAPUE的第7-0位分别记为PTAPUE7-PTAPUE0。若A口的某一引脚PTAx 被定义成输入,则可通过置PTAPUE的相应位PTAPUEx为1来定义其内接上拉电阻,即引脚PTAx已经通过内部电阻与电源VDD相接,此时若引脚PTAx若通过开关接地,则开关闭合时为低电平。那么寄存器PTA的相应位PTAx=0,开关断开时为高电平,寄存器PTA的相应位PTAx=1,通过读取寄存器PTA获得开关状态。
记忆要点:
在引脚被定义成输入时,可通过上拉电阻允许寄存器定义有无内部上拉电阻:
0—没有内部上拉电阻
1—有内部上拉电阻
③ A口上拉电阻允许寄存器(Port A Input Pullup Enable Register,PTAPUE)
下图给出了A口作为普通I/O使用时,一个外部引脚的相应内部逻辑电路框图。当DDRAx=1时,读地址$0000就是读PTAx。当DDRAx=0时,读地址$0000就是读引脚PTAx 电平。
读DDRA($0004)
写DDRA($0004)
复位
写PTA($0000) 引脚
PTAx

VDD
PTAPUEx

内部上拉电阻
读PTA($0000)
A口的一个引脚内部逻辑电路框图
A口数据方向寄存器
DDRAx位
A口数据寄存器
PTAx位
内部数据总线
(2)A口逻辑电路框图
B口的8根引脚与8路A/D转换模块的引脚复用,这里只讨论B口作为普通I/O口的功能。
(1)B口的寄存器
B口作为普通I/O口时,具有二个寄