实验一 MAX+PLUSⅡ软件的使用
实验目的:
学****VHDL语言的基本指令及编程方法。
熟悉在PC机上运用MAX+PLUSⅡ软件和EPLD进行电路设计的设计和仿真过程。
实验设备:PC机
实验内容:
设计一个2选1数据选择器,并验证其功能。用VHDL语言进行设计,并仿真设计结果。真值表如下所示:
a
b
s
y
0
0
0
0
0
1
0
1
0
1
1
1
1
0
0
1
0
0
1
1
1
0
0
1
1
1
用VHDL语言输入法设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5时,判别电路输出为1;反之为0。
实验步骤:
(一)2选1数据选择器的设计
采用文本编辑器输入2选1数据选择器VHDL语言源程序,建立工程。VHDL语言源程序如下所示:
library ieee;
use ;
entity mux21 is
port(a,b: in std_logic;
s: in std_logic;
y: out std_logic );
end mux21;
architecture mux_arch of mux21 is
begin
y<=a when s='0' else
b when s= '1';
end mux_arch;
进行编译后,仿真结果如下所示:
a、b为输入端,s为控制端,当s为0时,输出与a的值一致,反之与b的值一致。
(二)四舍五入判别电路的设计
1、采用文本编辑器输入四舍五入判别电路VHDL语言源程序,建立工程。VHDL语言源程序如下所示:
LIBRARY IEEE;
USE ;
USE ;
ENTITY m45 IS
pORT(din: IN STD_LOGIC_
实验一MAX PLUSⅡ软件的使用 来自淘豆网www.taodocs.com转载请标明出处.