下载此文档

基于DM8168的视频监控系统平台设计.ppt


文档分类:通信/电子 | 页数:约13页 举报非法文档有奖
1/13
下载提示
  • 1.该资料是网友上传的,本站提供全文预览,预览什么样,下载就什么样。
  • 2.下载该文档所得收入归上传者、原创者。
  • 3.下载的文档,不会出现我们的网址水印。
1/13 下载此文档
文档列表 文档介绍
基于DM8168的视频监控系统硬件平台设计
2015-12-11
2
视频监控系统平台
该平台具体的设计需求如下:
1、能够支持PAL/NTSC制式的常见摄像头。
2、能够支持视频图像在本地长久的存储与回放。
3、能够支持多种接口和格式的视频输出。
4、能够具有良好的图像处理能力,满足系统实时处理的需求。
5、能够具有快速的图像实时传输能力,方便进行远程视频监控等应用。
6、满足低成本、低功耗、易于开发与维护等要求。
3
DM8168处理器平台优势
1GHz ARM Cortex-A8
1GHz TIC674x浮点DSP
综合编解码器支持(、MPEG-4以及VC1支持)
若干二代可编程高清视频影像协处理子系统
HP带CIF子码流的D1编码与8通道的D1解码,并具有视频混合与图像混合功能,支持多达3个独立显示器
可同时支持3个每秒60帧的1080p通道
丰富的接口设计(包括千兆以太网、PCI Express、SATA2、DDR2、DDR3、USB 、MMC\SD、HDMI以及DVI等多种接口)
4
DM8168硬件平台系统框架
5
系统模块电路
TMS320DM8168内部集成有四个可编程锁相环
Main PLL[24] clocks主要用于为系统处理器功能模块提供时钟,包括ARM Cortex A8、C674x DSP、HDVICP2、HDVPSS、EMAC等;
Audio PLL clocks主要用于为系统音频模块提供时钟,包括Audio Clock1、Audio Clock2、Audio Clock3等;Video PLL clocks主要用于为系统视频模块提供时钟,包括SD(标清)、HD(高清)等;DDR PLL clocks主要用于为系统存储器模块提供时钟,包括DDR3 SDRAM、EMIF等。
系统时钟电路
6
系统模块电路
100MHz差分时钟,用于PCIE和SATA模块
7
系统模块电路
27MHz时钟,用于系统4个锁相环输入
8
系统模块电路
TMS320DM8168内部集成了2个32位宽的DDR SDRAM控制器,其中DDR2 SDRAM最大的数据速率为800Mbps,DDR3 SDRAM最大的数据速率为1600Mbps,最大寻址空间为2GB。
系统设计采用DDR3 SDRAM作为存储器,最终选取4片ELPIDA公司的EDJ2116DEBG-GN-F DDR3 SDRAM与TMS320DM8168的两个控制器相连接,最大可支持1GB寻址空间。
DDR3 SDRAM接口电路
9
系统模块电路
本文系统设计中,考虑到Uboot引导程序、Linux操作系统、系统内核启动参数、JFFS2根文件系统等文件需要掉电不丢失,因而采用GPMC接口连接Flash存储器。
NAND Flash 接口电路
10
系统模块电路
SATA(Serial Advanced Technology Attachment)采用串行连接方式,其信号主要由一对差分接收信号和一对差分发送信号组成, SATA ,SATA ,SATA 。 TMS320DM8168处理器内部集成有两个SATA接口,
SATA接口电路

基于DM8168的视频监控系统平台设计 来自淘豆网www.taodocs.com转载请标明出处.

相关文档 更多>>
非法内容举报中心
文档信息
  • 页数13
  • 收藏数0 收藏
  • 顶次数0
  • 上传人联系
  • 文件大小941 KB
  • 时间2017-08-18