CMOS读书报告.doc

CMOS技术发展
1947年晶体管的发明引起了一次新的技术革命,使人类开始进入电子时代。1960年金属-氧化物-半导体场效应晶体管〔MOSFET〕研制成功,第一个MOS工艺技术是PMOS,在20世纪70年代初期,NMOS取代了它们,这是由于电子具有更高的迁移率。从20世纪70年代到20世纪80年代初期,电阻负载及增强耗尽(E/D)NMOS技术被广泛生产中使用,同双极技术比较,MOS技术被认为便宜(对于电阻负载电路只需5次光刻,对于E/D负载电路只需7次光刻)及具有高密度(每芯片含1000到20,000门范围内),但在几兆赫数字时钟脉冲下工作相当慢,随着密度从1000增加到10,000门,所需的芯片功率从几百毫瓦增加到几瓦。一般说来,如果一个芯片功率耗散3到5瓦,可用空气冷却但需相对昂贵的陶瓷封装。高于5瓦,要求水冷却,为了使用便宜的塑料封装,芯片必须耗散低于几瓦。显然,如果当达到另一数量级密度时,芯片冷却就成为主要问题。
互补逻辑想法是由Wanlass和Sah于1963年首提出。他们的器件显示出每级门延迟超过100ns,早期的工作由RCA公司领先,该公司在1966年第一次演示了MOS IC的性能,这些技术不是很密集而且很慢。这些器件还容易引起闩锁效应。因为当时还没有研制出硅局部氧化工艺(LOCOS),采用了保护环,这就占有大的面积和大的电容。在20世纪70年代初期CMOS受到嘲弄,并且主要用在玩具,手表和计算器等这样慢速中以容忍的领域及若干基于军用领域,这是由于它的功率耗散小及噪声容限大。硅的局部氧化工艺的发明,可动离子电荷的降低,离子注入的引入(此技术能提供阱浓度和阈值电压的精确控制),以及光刻技术的改进已戏剧性地改善了CMOS可接受性。
CMOS做为一个反相器具有基本优点:不论输入端是处于高电平还是低电平,只有一个晶体管处于导通状态。仅当开关瞬变过程耗散适当的功率。这功率部分是电容充电电流引起的,它可以表示为:

式中为在任一给定时间处于开关状态的门平均数,为平均结点电容以及Vswing为逻辑高电平与低电平之间的电压差。在开关瞬变期间两个晶体管都导通引起另一附加电流。由于在任意给定时钟脉冲周期只有很小一部分处于开关状态,所以CMOS功率耗散是远低于NMOS功率耗散。封装成本的降低和密度的惊人地增加完全抵消了CMOS要求附加工艺复杂性的成本。因此,CMOS成为当今主导的半导体技术。
在20世纪70年代中期,3um CMOS技术是当时最新的技术,虽然相对于当今的亚微米和深亚微米技术它是很老的,但是现代的CMOS技术主要是这类基本技术的进一步扩展。基本的3μm工艺性能通过器件等比例缩小可戏剧性地得到改善。在这种方法中,通过缩小器件中各种物理长度可得到速度和封装密度的改善。根据下表中所示的等比例缩小规则可构筑几种方案。电源电压可降低1/K倍,晶体管宽度,长度,氧化物厚度及结深全部可降低1/λ倍。沟道中搀杂增加λ2/K倍,所提出的等比例缩小方法论之一是恒定电场等比例缩小。这个方法意图是保持晶体管中电场不变,仍为它们的长沟道情况的数值。为了做到这一点,K被设定等于
λ。于是,对于一级近似,如果W保持固定不变,那么如下述2方程所给定的MOSFET驱动电流并不改变。在这种方法中,速度增加由两个原因引起的:电压摆幅降低和必须驱动的电容因更小的器件尺