CMOS集成电路制造过程.pptx

CMOS集成电路制造过程
SPSM PROCESS
§1 阱的制作
N-well
N-well
P-well
N
-
well
P-substrate
P-well
掩模版
Twin Well (1)
WAFER START SUBSTRATE: P<100> RS=15~
WAFER IQC
LASER MARKING
CLEAN A
PAD OX Tox=350±30Å
THK MEAS
NITRIDE DEP Tn=1500±150Å
THK MEAS
SiO2
Si3N4
P-substrate
几种不同的清洗方法:
Clean A: H2SO4(去油)+NH4OH(尘埃、颗粒)+HCl(金属离子)
Clean B: H2SO4(去油)+HF:DI Water (1:15) +NH4OH(尘埃、颗粒)+HCl(金属离子)
Clean C: H2SO4(去油) +HF:DI Water (1:50) +NH4OH(尘埃、颗粒)+HCl(金属离子)
Si3N4的沉积
Si3N4 薄膜不易被氧、碱金属离子渗透,适合作为掩模及护层
LPCVD Si3N4沉积温度一般为750 ℃
PECVD Si3N4沉积温度一般为450 ℃
用 PECVD沉积方法沉积的Si3N4可以有效地降低拉伸力,从而可以增加薄膜厚度,适合作保护层。
Si3N4下面薄的缓冲氧化层作用:
减小氧化过程中Si衬底内的应力
应力生成原因:
(1)Si衬底和Si4N3的热膨胀系数不匹配;
(2)生长中的氧化层体积增加。
应力消除:
(1)高温下SiO2的粘性流(滞流)可减小这一应力;
(2)SiO2和Si3N4的厚度比,当衬底中的应力超过Si的屈服强度时,在Si中产生位错,增加SiO2的厚度可以减小衬底的应力。
(3)氧化层厚度必须与随氧化层厚度增加时氧化层的横向侵入长度做折中。
刻蚀材料选用:
干法
SiO2、Si3N4一般用CF4、CHF3
POLY一般用Cl2、HBr
Al一般用Cl2、BCl3
湿法