《数字逻辑》第4章EDA设计工具软件 补充知识（自学）.ppt

1
《数字逻辑》第4章补充内容—很重要
一、常用的PLD设计EDA工具软件
二、宏功能模块的实例化
三、建立存储器编辑文件
四、QuartusII软件使用技巧
五、仿真中应注意的问题
六、 ModelSim中如何查看以前的仿真波形结果?
七、 KX-DN7简介
内容概要
2
本课件内容供大家深入理解第4章知识
因为学时有限,这些内容不能在课堂上一一讲解,但非常重要!尤其是那些常见问题和使用技巧。
建议大家一定要看!
关于本课件的说明
3
一、常用的PLD设计EDA工具软件
1、集成化开发工具QuartusⅡ
2、集成化开发工具ISE
3、综合工具Synplify
4、仿真工具ModelSim
内容概要
4
美国Altera公司()自行设计的第四代PLD开发软件
目前版本:
将设计输入、逻辑综合、布局与布线、仿真、时序分析、器件编程集成在同一开发环境下;
可加快动态调试,缩短开发周期。
piler支持Altera所有PLD器件
Stratix Ⅲ,Cyclone Ⅲ,Stratix II, Cyclone II, Stratix GX, MAX II, Stratix HardCopy, Stratix, Cyclone, APEX II, APEX 20K/E/C, Excalibur, & Mercury Devices
FLEX 10K/A/E, ACEX 1K, FLEX 6000, MAX 7000S/AE/B, MAX 3000A Devices
1、集成化开发工具Quartus Ⅱ
1. 完全集成化的设计工具
2. 与器件结构无关
特点
5
LogicLock设计方法:首先在支持LogicLock 特性的器件中建立LogicLock 区域;再将设计逻辑指定到该区域中。然后进行逻辑优化,并通过反向标注锁定逻辑布局和布线结果。则当该区域与设计的其它部分合到一起时,该区域的性能保持不变。
优点
被逻辑锁定的模块被集成到顶层工程时仍可保持该模块的性能。
模块只需进行一次优化,设计者可以在其它设计中重用优化好的设计模块,从而可显著缩短设计和验证的周期。
如果设计中的每个子模块都由唯一的网表文件描述,则当编译整个设计时,只有设计中被更新的部分需要重新综合。设计者可以改变、优化和重新综合某个子模块而不影响其它部分。
支持LogicLock 特性的器件
Stratix、 Stratix Ⅱ、 Stratix GX、MAX Ⅱ、Cyclone、 Cyclone Ⅱ;APEX、APEX Ⅱ;Excalibur;Mercury。
3. LogicLock优化工具
Quartus Ⅱ的特点(1/3)
6
MegaWizard可对Quartus Ⅱ中的参数化模块库LPM(各种累加器、乘法器、加法器、比较器、除法器等)或MegaCore(如FFT,FIR等)进行参数设置和初始化操作,从而节省设计输入时间,优化设计性能;
SOPC Builder可自动完成SOPC(可编程片上系统)的IP核添加、参数设置和连接等操作,系统集成简单、快捷。
4. 内嵌MegaWizard 和 SOPC Builder工具支持系统级设计
5. 集成了多个第3方 EDA工具
Quartus Ⅱ的特点(2/3)
通过NativeLink技术实现与Mentor Graphics、Synopsys和Synplicity等公司的EDA工具的无缝连接,可直接在Quartus Ⅱ中自动调用这些工具。
7
完全支持VHDL、 Verilog HDL的设计流程,内嵌VHDL、 Verilog综合器。支持VHDL 1987和1993 标准,Verilog HDL 1995标准和部分Verilog HDL 2001标准
完全支持AHDL
Quartus Ⅱ的特点(3/3)
6. 可采用各种HDL语言进行设计输入
7. 支持基于HardCopy的ASIC
HardCopy器件是一种结构化的ASIC(专用集成电路),但本质上是FPGA的精确复制,它剔除了FPGA的可编程性、专用配置和采用金属互连的走线,使得硅片面积更小,成本更低,还改善了时序特性。
允许设计人员使用和FPGA完全相同的设计工具、IP核和验证方式支持HardCopy Stratix器件系列,来进行结构化的ASIC设计。
先使用Stratix系列器件进行设计原型的开发和验证;然后利用原有的FPGA开发工具,将其无缝移植到引脚兼容的HardCopy器件中,经验证后投片。
8
ISE(Integrated System Environment,集成系统环境)是美国Xilinx(赛灵思)公司(一套完整的软件工具集,可以完成FPGA/CPLD开发的全过程。
从