《数字逻辑》第8章半导体存储器与可编程逻辑器件.pptx

数字逻辑
北航计算机学院
艾明晶牛建伟
******@buaa.
******@buaa.
2
第8章半导体存储器与可编程逻辑器件
了解半导体存储器(RAM和ROM)的电路结构、分类和特点。掌握半导体存储器的工作原理和扩展存储容量的方法。掌握基于Verilog HDL的存储器设计方法。
概述
随机存储器
只读存储器
基于Verilog HDL的存储器设计
PLD的基本原理
共4学时
3
本章重点
半导体存储器的工作原理;
扩展存储容量的方法;
基于Verilog HDL的存储器设计方法。
4
概述
程序逻辑电路的结构及特点
半导体存储器的结构
半导体存储器的分类
内容概要
5
程序逻辑电路的结构及特点
结构
控制电路
存储器
输入电路
输出电路
控制电路——包括计数器、寄存器等时序逻辑电路和译码器、运算器等组合逻辑电路。从存储器中取出程序或数据,译码后使电路完成相应的操作。
半导体存储器——能存储大量二值信息的半导体器件,可以存放程序和数据。
输入电路——完成外部信息和指令、程序的输入。
输出电路——完成结果信息的处理及数据的输出。
特点:软硬结合,用一块相同的硬件电路,通过改变存储器中的程序或数据,完成多种功能的操作。
6
半导体存储器的结构
在计算机和数字系统中,都需要对大量的数据进行存储,半导体存储器是这些数字系统不可缺少的组成部分。
由于计算机处理的数据量越来越大,运算速度越来越快,这就要求存储器有更大的存储容量和更快的存取速度。因此存储容量和存取速度是衡量存储器性能的重要指标
动态存储器容量已达109位/片,高速随机存储器的存取时间只有10ns左右
半导体存储器的存储单元数目庞大、器件引脚有限,不可能像寄存器那样把每个存储单元的输入和输出直接引出。
解决办法:给每个存储单元编一个地址,所有存储单元共用一组输入/输出引脚。只有被输入地址代码指定的存储单元才能与公共的输入/输出引脚接通,进行数据的写入或读出。
7
半导体存储器的结构图
字数M
字长N
存储矩阵
地址译码器
输入/出控制电路
A0
A1
Ai-1
Ai-2
…
…
…
…
Dk-1
Dk-2
D0
Bk-1
Bk-2
B0
CS
WR
数据线
地址线
字线
位线
控制线
存储矩阵——存放数据的主体,由许多存储单元排列而成
每个存储单元能存储1位二进制代码,若干个存储单元形成一个存储组——字,每个字包含的存储单元的个数称为字长。
地址译码器——产生到存储器“字”的地址码的器件,其输入称为地址线,输出称为字线。
输入/输出控制电路——控制存储器数据的流向和状态(读或写)
片选控制
读写控制
字
8
半导体存储器的输入和输出信号线
地址线用来寻址某一个存储单元。
地址空间:地址线的条数决定了存储器的地址空间。有i条地址线的译码器,最多可有2i条字线,能为2i个字提供地址线,则存储器的字数为2i个。
控制线包括片选控制信号/CS和读写控制信号/WR。
当/CS=0时,存储器为正常工作状态;
当/CS=1时所有输入、输出端为高阻态,不能对存储器进行读/写操作。
当/CS=0、/WR=0时,执行写入操作,将数据线上的数据写入存储器中;
当/CS=0、/WR=1时,执行读出操作,将数据从存储器中读出,送到数据线上。
数据线既是数据输入端又是数据输出端,由/CS和/WR来控制数据的流向。数据线的条数决定存储器的字长。
9
半导体存储器的存储容量
字:若干个存储单元构成的一个存储组。字是一个整体,有共同的地址,共同用来代表某种信息,并共同写入存储器或从存储器中读出。
字长:构成存储器字中二进制数的位数。字长有1、4、8、16、32位等,一般把8位字长称为1字节(Byte);16位字长称为1字(Word) 。
D0~Dk-1是存储器的数据线。数据线的条数决定存储器的字长。
存储容量:存储矩阵能存放的二进制代码的总位数。
存储容量= 字数M 字长N(位bit)(1B=8b)
若地址线i=10,则M=2i=210=1024
1024=1K;1024K=1M;1024M=1G;1024G=1T
字数:存储矩阵中所包含的存储组的个数。地址线的条数决定存储器的字数。若有i条地址线,则存储器的字数为2i个
10
半导体存储器的译码
地址译码器——产生到存储器“字”的地址
译码方式:
矩阵译码:将地址线分为两组,分别为行地址译码器和列地址译码器的输入。若行地址线和列地址线各i/2条,译码线数=2  2i/2
线译