下载此文档

CMOS 1.6G频率合成器的电路设计的中期报告.docx

文档分类：通信/电子 | 页数：约2页举报非法文档有奖

1/2

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/2 下载此文档

文档列表 文档介绍

该【CMOS 1.6G频率合成器的电路设计的中期报告】是由【niuww】上传分享，文档一共【2】页，该文档可以免费在线阅读，需要了解更多关于【CMOS 1.6G频率合成器的电路设计的中期报告】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。。,通过合成器的输出信号可以生成高稳定性的频率。在本项目中,。:--稳定性高-延迟低-(PLL)的常见设计,其中包括以下主要部分:。我们采用的参考振荡器是一个20Mhz的石英晶体振荡器,它能够提供高稳定性和低噪声的时钟信号。,使其达到合适的频率,以便用于环路振荡器。我们采用的分频器为前导边沿触发的D触发器,其分频倍数为2。,以便对振荡器进行调节。我们采用的相频检测器满足低延迟和高精度的要求。,以便输出最终的控制电压。我们采用的是具有高Q谐振特性的带通滤波器。。我们采用的预分频器为可编程除法器,它能够根据输出频率进行动态调整。,,并进行了仿真测试。我们的设计达到了预期的目标,包括高稳定性、低延迟和可适配不同输入频率。下一步,我们将进行更加详细的电路实现和测试,并根据测试结果进行调整和改进。,并提供了部分的设计结果。我们的设计掌握了基本的PLL电路设计原理,并展示了一定的电路设计能力和创新思维。

CMOS 1.6G频率合成器的电路设计的中期报告来自淘豆网www.taodocs.com转载请标明出处.