通信集成电路设计-第02章.ppt

该【通信集成电路设计-第02章 】是由【落意心冢】上传分享，文档一共【20】页，该文档可以免费在线阅读，需要了解更多关于【通信集成电路设计-第02章 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。通信集成电路设计-——反相法二、写—读方式的T-S-T交换网络三、T-S- 从原理上讲,输入T级和输出T级采用何种控制方式都是可以的,但是从控制的方便,以及维护管理的角度出发,还是有讨论的必要。 由于输入T级和输出T级采用了不同的控制方式,故它们的存储器可以合用。(1)读—写方式的合用 ,CMA0和CMB0两个控制存储器,一个是在2#单元里存24#地址,一个是在130#单元里存24#地址,这说明两者合用后,只要在相差半帧(或相差一个时隙)的单元地址里写入同样的话音在SM的存放地址就可以了。(2)写—读方式的合用 ,CMA0和CMB0占用的单元地址是相同的,都是24#单元,只是单元里存放的话音存储器的地址相差半帧。如何实现这个电路?所需资源计算1、RAM的用量(个数、规格)单口RAM的计算4*16个256*8的单口RAM用于话音存储16个256*8的双口RAM用于控制存储,控制T型接线器一个4*16X256的双口RAM用于控制存储,控制S型接线器2、串并转换电路128个3、并串转换电路128个4、合路器16个5、分路器128个,可以与并串转换电路合并使用6、时钟电路可以采用一套,输入和输出共用7、CPU接口电路一个CPU接口通常微处理器接口有Motorola和Intel两种,微处理器可以通过此接口访问和配置内部寄存器。使用了A[7:0],共3位地址线,MBEB为高是intel模式,否则为motorola模式。ALE信号在复用模式下使用。Intel接口下微处理器的读时序有效地址A[7:0]ALECSB+RDBD[7:0]有效数据t4t5t2t6t7t8t1t3t9电路的结构图地址锁存A7-A0ale地址译码Reg0Reg1Reg6Reg7DresetwrD_outReg_oresetrdaddr0addr1addr6addr7