一种基于扫描阵列的快速低功耗可测性设计方法的任务书.docx

该【一种基于扫描阵列的快速低功耗可测性设计方法的任务书 】是由【niuww】上传分享，文档一共【2】页，该文档可以免费在线阅读，需要了解更多关于【一种基于扫描阵列的快速低功耗可测性设计方法的任务书 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。一种基于扫描阵列的快速低功耗可测性设计方法的任务书背景:扫描阵列是现代芯片设计中应用广泛的测试方法,其通过利用扫描链可较为方便地完成芯片的测试,从而提高芯片测试的效率。在普通的芯片设计中,为保证正常工作和测试的需要,通常需要增加测试接口、测试电路等,这些会导致芯片的功耗增加,并且也会增加设计的难度,同时也降低了芯片的性能。因此,如何在保证芯片测试要求的情况下,尽量降低功耗和设计难度,在芯片设计中具有极高的实用价值和研究意义。任务:针对以上问题,提出一种基于扫描阵列的快速低功耗可测性设计方法。具体任务如下:,理解扫描阵列在芯片测试中的应用,以及其在芯片功耗和设计难度上的影响。,在理解其优缺点的基础上,提出基于扫描阵列的低功耗设计方法,使得在芯片测试的要求下,尽可能地降低芯片的功耗和设计难度。,验证所提出的方法的有效性和可行性,并进行功耗和测试效率的部分评估。,详细说明所提出的基于扫描阵列的快速低功耗可测性设计方法,以及实验结果的分析和总结。要求:,字数不得少于3000字。、关键词、引言、方法、实验、结果与分析等部分。参考文献:[1]杨宽,刘静,[J].系统工程与电子技术,2008(4):828-831.[2]HuangJ,-powerbuilt-inself-testforscan-basedlogic[C]//IEEEInternationalTestConference,2013:1-8.[3]HeF,-powertestingwithselectivepowergatingusingscanchains[C]//ACM/puter-AidedDesign,2012:657-663.