计算机组成原理习题第三章.pdf

该【计算机组成原理习题第三章 】是由【青山代下】上传分享，文档一共【13】页，该文档可以免费在线阅读，需要了解更多关于【计算机组成原理习题第三章 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..,cache的主要功能是,虚拟存储器的主要功能是。,DRAM靠存储信息。存储器需要定时刷新。、和。,其地址线和数据线的总和是。,用单译码方式,地址译码器有条输出线;用双译码方式,地址译码器有条输出线。。、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息,按存取时间由快至慢排列,其顺序是。8.、和组成三级存储系统,分级的目的是。,之所以刷新是因为。×1位的存储芯片组成容量为64K×8位的存储器,共需片,若将这些芯片分装在几块板上,设每块板的容量为4K×8位,则该存储器所需的地址码总位数是,其中位用于选板,位用于选片,位用于存储芯片的片内地址。、、、、、和六种。,其速度匹配,其容量与有关。,用来解决CPU与主存之间不匹配的问题。现代的Cache可分为和两级,并将和分开设置。:(1)SRAM,(2)DRAM,(3)Flash,(4)EPROM,(5)硬盘存储器,(6)软盘存储器。其中非易失的存储器有::..具有在线能力的有;可以单字节修改的有:可以快速读出的存储器包括。、、和,为了解决这三方面的矛盾,计算机采用体系结构。,如果存储周期为T,存储字长为n位则存储器M带宽位,常用的单位是或。为了加大存储器的带宽可采用、和。,主存共有8192块,每块32个字。则主存地址中的主存字块标记为位,组地址为位,字块内地址为位。,CPU根据指令生成的地址是,经过转化后的地址是。,存取时间与存储单元的物理位置有关,按存储方式分。,,。,每次读出16位,则该存储器的数据传送率为。×106B/×106B/。。:..。,,,,则十六进制数12345678H的存储字节顺序按地址由小到大依次为。,为持续原存信息不变,必须辅以的操作是。,其容量为1024×8,除电源和接地端外,该芯片最少引出线数为。×16,则。,,,,,存储器容量为4MB,按字编址,其寻址范围是0到。----,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是。。,,,故不能作为随机存储器用:..。。,则可能这个存储单元会很快的再次被访问,这称为。。,cache与主存的地址映射是由。,字块大小为128个字,每4块为一组。若主存4096块,且以字编址,那么主存地址和主存标记的位数分别为。,,,,。,正确的是。,,对系统程序员透明:..、、,辅存的编址方式是。,下面关于页表的叙述中正确的是。,,,,按查找内容访问,。,它的存储容量是1MB,按字编址它的寻址范围是。,其容量为512×8位,除电源和接地端外该芯片引出线的最少数目是。,存取时间与存储单元的物理位置有关,按存储方式分,。,,。:..,每个模块的容量是64K×32位,存取周期为200ns,在下述说法中是正确的。,,,,Cache与主存的地址映射是由。。———,存储容量为128MB,若按字编址,它的寻址范围是。,与Cache的命中率无关的是。,则。,若主存中的任一块均可映射到Cache内的任一块的位置上,称作。“按内容寻址”的相联存储器来实现。。:..?采用何种方式刷新??实现存储器层次结构的先决条件是什么?用什么来度量?、辅存、缓存、控存、虚存。?如何衡量存储器的性能?为什么要把存储系统分成若干不同的层次?主要有哪些层次。?刷新有几种方式?简要说明之。?简要说明之。。,当新的主存块需要调入Cache时,有几种替换算法?各有何特点?哪种平均命中率高?,其中ROM2KB,选用EPROM2K×8;RAM2KB,选用RAM1K×8;地址线A~A。写出全部片选信息的逻辑式。×16的SRAM芯片组成512K×16的随机存储器,用64K×16的EPROM的芯片组成128K×16的只读存储器。试问:(1)数据寄存器多少位?(2)地址寄存器多少位?(3)两种芯片各需多少片?(4)若EPROM的地址从00000H开始,RAM的地址从60000H开始,写出各芯片的地址分配情况。~A,其中A是最低位。用ROM芯片(4K×4)和RAM芯1500片(2K×8)组成一个半导体存储器,按字节编址。该存储器ROM区的容量为16KB,RAM的容量为10KB。(1)组成该存储器需用多少块ROM芯片和RAM芯片?(2)该存储器一共需要多少根地址总线?ROM芯片、RAM芯片各需连入哪几根地址线?(3)需设置多少个片选信号,分别写出各片选信号的逻辑式。:..,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns。求:cache—主存系统的命中率、平均访问时间和效率。、页大小为4KB的某种体系结构中,假定存在如表3—1所示的地址映像关系,问:对应于下列虚拟地址的物理地址分别是什么?(1)22433007H;(2)13385ABCH;(3)ABC89011H。表3-,存储器按字节编址,CPU的数据总线宽度为8位,可提供一个控制器信号为RD。目前系统中使用的存储器容量为8KB,其中:4KB为ROM,拟采用容量为2K×8的ROM芯片,其地址范围为0000H~0FFFH。4KB为RAM,拟采用4K×2的RAM芯片,其地址范围为4000H~4FFFH。(1)需RAM和ROM芯片各多少片?(2)画出CPU与存储器之间的连接图(译码器自定)。(D~D),地址线20条(A~A),控制线1条70190(WE)。目前使用的存储空间为48KB,其中:16KB为ROM,拟用8K×8位的ROM芯片;32KB为RAM,拟用16K×4的RAM芯片。(1)需要两种芯片各多少片?(2)画出CPU与存储器之间的连线图(译码器自定)。(3)写出ROM和RAM的地址范围。:..,8根数据线,并用MREQ做访存控制信号,用R/W作为读写命令信号。自选各类存储芯片,画出CPU与存储芯片的连接图。要求:(1)上面的8KB是系统程序区,与其相邻的8KB是系统程序工作区,最小16KB为用户程序区。(2)写出每片存储芯片的类型及地址范围(用十六进制表示)。(3)用一个3—8译码器或其他门电路(门电路自定)。详细画出存储芯片的选片逻辑。×8,其中ROM区4K×8,可选EPROM芯片2K×8/片。RAM区5K×8,可选SRAM芯片2K×4/片,1K×4/片,地址总线A~A(低),数150据总线D~D(低)。R/W控制读写。若有控制信号MREQ。要求:70(1)设计并画出该存储器逻辑图。(2)注明地址分配与片选逻辑式及片选信号极性。×16位cache容量为4096×16位,块长为4个16位的字,访存地址为字地址。(1)在直接映射方式下,设计主存的地址格式。(2)在全相联映射方式下,设计主存的地址格式。(3)在二路组相连映射方式下,设计主存的地址格式。(4)若主存容量为512K×32位,块长不变,在四路组相连映射方式下,设计主存的地址格式。,8根数据线,并用MERO作为访存控制信号(倜电吓有效),用WR作为读/写控制信号(商电平为读,低电平为写)。现有下列存储芯片:lK×4位RAM,4X×8位RAM,2K×8位ROM以及74138译码器和各种门电胳,如图3—1所示。画出CPU与存储芯片的连接图,要求:(1)主存地址空间分配:8000H-87FFH,为系统程序区:8800H-8BFFH为用户程序区。(2)合理选用上述存储芯片,说明备选几片。(3)详细画出存储芯片的片选逻辑。:..图—1第11题芯片图在32题给出的条件下,画出CPU与存储器芯片的链接图,要求:(1)主存地址空间分配:最小2K地址空间为系统程序区;相邻2K地址空间为用户程序区。(2)合理选用上述存储芯片,说明各远几片。(3)详细画出存储芯片的片选逻铒。,8根数据线,并用作为访存控控制信号(低电乎有效),用WR作为读/写控制信号(高电平为读,低电平为写)。现有芯片及各种门电路(门电路自定),如图415所示。画出CPU与存储器的连接图,要求:(1)存储芯片地址空间分配为O一2047为系统程序区;2048—819l为用户程序区。:..图3—2第13题芯片图()指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。,画出CPU与存储芯片的连接图,要求:(1)存储芯片地址空问分配为:0—8l91为系统程序区;8192—32767为用户程序区;(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。,8根数据线,并用MREQ作为访存控控制信号(低电乎有效),用作为读/写控制信号(高电平为读,低电平为写)。现有芯片及各种门电路(门电路自定),。画出CPU与存储器的连接图,要求::..3—3第15题芯片图()存储器芯片地址空间分配为:最小4K地址空间为系统程序区;相邻4K地址空间为系统程序工作区;与系统程序工作区相邻的是24K用户程序区。(2)指出选用的存储器芯片类型及数量(3)详细画出片选逻辑。,接有8片8K的存储芯片,存储芯片的片选信号为CS,要求:(1)画出选片译码逻辑电路(可选用74138译码器)。(2)写出每片RAM的二进制地址范围。(3)如果运行时发现不论往哪片RAM存放8K数据,以4000H为起始地址的存储芯片都有与之相同的数据,分析故障原因。(4)若出现译码中的地址线A与CPU断线,并搭接到地电平上的故障,后果13如何?,已知主存容量为4MB,Cache容量4096B,字块长度为8个字(32位/字)(1)画出反映主存与Cache映像关系的主存地址各字段分配框图,并说明每个字段的名称及位数。(2)设Cache初态为空,若CPU依次从主存第0,1,·····,99号单元读出100个字(主存一次读出一个字),并重复接此次序读10次,问缸中率为多少?(3)如果Cache的存取时问是50ns,(2)求出的命中率,求平均存取时间。(4)计算cachr主存系统的救率。,设写入代码是11010011,试画出不归零制(NRZ),调相制(PM)和调频制(FM)的写电流波形,并指出哪些有自同步能力。,每面有204条磁道,每条磁道有12个扇区,每个扇区有512B,磁盘机以7200rpm速度旋转,平均定位(寻道)时间为8ms。(1)计算磁盘存储器的存储容量。(2)计算该磁盘存储器的平均寻址时间。--主存系统,采用50MHs的时钟,0存储器以每一个时钟周期(简称周期)传输一个字的速率,,每:..个字节。假设读操作所花的时同是:1个周期接收地址,3个周期延迟,8个周期传输8个字;写操作所花的时间是:1个周期接受地址,2个周期延迟,8个周期传输8个字,3个周期恢复和写入纠错码。求出对下述几种情况的存储器最大带宽。(1)全部访问为读操作。(2)全部访问为写操作。(3)65%的访问为读操作,35%的访问为写操作;