2021年洛阳理工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案).pdf

该【2021年洛阳理工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案) 】是由【青山代下】上传分享，文档一共【19】页，该文档可以免费在线阅读，需要了解更多关于【2021年洛阳理工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2021年洛阳理工学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)一、选择题1、下面关于计算机Cache的论述中,正确的是()。,,,一般要达到90%、假定编译器将赋值语句“x=x+3;”转换为指令“addxaddr,3”,其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式,并配有相应的TLB,且Cache使用直写(WriteTrough)方式,则完成该指令功能需要访问主存的次数至少是()。、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H,则该数的值是()。A.-×213B.-×212C.-×213D.-×2124、有如下C语言程序段:()shortsi=-32767;unsignedshortusi=si;执行上述两条语句后,usi的值为A.-、并行加法器中,每位全和的形成除与本位相加两数数值位有关外,还与():..、下列关于总线设计的叙述中,错误的是()。、在异步通信方式中,一个总线传输周期的过程是()。,,、计算机硬件能够直接执行的是()。Ⅱ.汇编语言程序Ⅲ.、Ⅱ、Ⅲ、Ⅱ、Ⅲ9、下列关于配备32位微处理器的计算机的说法中,正确的是()。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.,64位微处理器的性能比32位微处理器的高:..、Ⅱ、Ⅲ、Ⅳ、IⅡ、Ⅳ10、流水线计算机中,下列语句发生的数据相关类型是()。ADDR1,R2,R3;(R2)+(R3)→RIADDR4,R1,R5;(R1)+(R5)、微指令大体可分为两类:水平型微指令和垂直型微指令。下列几项中,不符合水平型微指令特点的是()。、假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别是300和400,则()访问到的操作数为200。Ⅱ.寄存器间接寻址(R)Ⅲ.存储器间接寻址(200)Ⅳ.、IⅣB.Ⅱ、ⅢC.Ⅲ、Ⅳ13、在下列寻址中,()寻址方式需要先运算再访问主存。:..14、设一个磁盘盘面共有200个磁道,盘面总存储容量60MB,磁盘旋转一周的时问为25ms,每个磁道有8个扇区,各扇区之间有一间隙,。则磁盘通道所需最大传输率是()。//s15、CPU在中断周期中()、填空题16、指令格式是指令用_______表示的结构形式,通常格式中由操作码字段和_______字段组成。17、计算机软件一般分为两大类:一类叫______,另一类叫______操作系统属于_______类。18、数控机床是计算机在_______方面的应用,邮局把信件自动分练是在计算机_______方面的应用。19、外围设备大体分为输入设备,输出设备,_________设备,_________设备,_________设备五大类。20、多媒体CPU是带有_______技术的处理器,它是一种多媒体扩展结构技术,特别适合于_______处理。21、计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用______传送、______传送、______传送。22、为了解决多个_______同时竞争总线_______,必须具有_______部件。23、不同机器有不同的________,RISC指令系统是________指令系统的改进。:..24、微程序设计技术是利用________方法设计________的一门技术。25、目前的CPU包括________、________和cache、三、名词解释题26、汇编语言:27、同步控制方式:28、页表::..29、硬连线逻辑:四、简答题30、CPU对DMA请求和中断请求的响应时间是否相同?为什么?31、以DMA方式实现传送,大致可分为哪几个阶段?:..32、Cache做在CPU芯片内有什么好处?将指令Cache和数据Cache分开又有什么好处?33、对于二地址指令而言,操作数的物理地址可安排在什么地方?举例说明。五、计算题34、设有主频24MHz的CPU,平均每条指令的执行时间为两个机器周期,每个机器周期由两个时钟周期组成,试求:1)机器的工作速度。2)假如每个指令周期中有一个是访存周期,需插入两个时钟周期的等待时间,求机器的工作速度。解::..35、设存储字长和指令字长均为24位,若指令系统可完成108种操作,且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式,则可在保证最大范围内直接寻址的前提下,指令字中操作码占几位?寻址特征位占几位?可直接寻址的范围是多少?一次间接寻址的范围是多少?多次间接寻址的范围又是多少?36、假设对于上题中的计算机M和程序P的机器代码,M采用页式,虚拟存储管理:P开始执行时,(R1)=(R2)=0,(R6)=1000,其机器代码已调入主存但不在Cache中:数组A未调入主存,且所有数组元素在同一页,并存储在磁盘同一个扇区。请回答下列问题并说明理由。1)P执行结束时,R2的内容是多少?:..2)M的指令Cache和数据Cache分离。若指令Cache共有16行,Cache和主存交换的块大小为32字节,则其数据区的容量是多少?若仅考虑程序段P的执行,则指令Cache的命中率为多少?3)P在执行过程中,哪条指令的执行可能发生溢出异常?哪条指令的执行可能产生缺页,异常?对于数组A的访问,需要读磁盘和TLB至少各多少次?六、综合题37、一个程序员在一台字长为32位的计算机上,写出下面的代码,从计算机计算能力是否充分利用的角度来看,该代码是否高效,如果高效请说明原因,如果还有缺点请指出,并提出解决方法并附上改进后的代码。(char为8位存储空间,int为32位存储空间)pare(char*A,char*B)if(A==B)returnstrlen(A);intlen,i;if(strlen(A)>strlen(B)):..A);else1en=strlen(B);for(i=0;i<len&&A[i]=B[i];i++);returni;38、设某机有4个中断源A、B、C、>B>C>D,现要求将中断处理顺序改为D>A>C>B。1)写出每个中断源对应的屏蔽字。2)按图所示的时间轴给出的4个中断源的请求时刻,画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。:..M上,fl的部分源程序(阴影部分)与对应的机器级代码(包括指令的虚拟地址)如下:其中,机器级代码包括行号、虚拟地址、机器指令和汇编指令。请回答下列问题(1)计算机M是RISC还是CISC,为什么?(2)fl的机器指令代码共占多少字节,要求给出计算过程。(3)第20条指令cmp通过i减n-1实现对i和n-l的比较。执行fl(0)过程中,当i=0时,cmp指令执行后,进/借位标志CF的内容是什么?要求给出计算过程。(4)第23条指令shl通过左移操作实现了power*2运算,在f2中能否也用shl指令实现power*2运算?为什么?:..:..一、选择题、C2、B3、A4、D5、D6、A7、B8、A9、C10、C11、B12、D13、B14、D15、B、二、填空题16、二进制代码地址码17、系统软件应用软件系统软件:..人工智能19、外存数据通信过程控制20、MMX图像数据21、并行串行复用22、主设备控制权总线仲裁23、指令系统CISC24、软件操作控制器25、控制器运算器三、名词解释题26、汇编语言:采用文字方式(助记符)表示的程序设计语言,其中大部分指令和机器语言中的指令一一对应,但不能被计算机的硬件直接识别。27、同步控制方式:任何一条指令或指令中的任何一个微操作的执行,都由事先确定且有统基准时标的时序信号所控制的方式,叫做同步控制方式。28、页表:页式虚拟存储器管理用的地址映象表,其中包括每个页的主存页号、装入位和访问方式等。29、硬连线逻辑:一种控制器逻辑,用一个时序电路产生时间控制信号,采用组合逻辑电路实现各种控制功能。四、简答题30、答:CPU对DMA请求和中断请求的响应时间不相同,因为两种方式的交换速度相差很大,因此CPU必须以更短的时间间隔查询并响应DMA请求(一个存取周期末)。:..1)DMA传送前的预置阶段(DMA初始化)(2)数据传送阶段(DMA传送)(3)传送后的结束处理32、答:Cache做在CPU芯片内主要有下面几个好处:1)可提高外部总线的利用率。因为Cache在CPU芯片内,CPU访问Cache时不必占用外部总线。2)Cache不占用外部总线就意味着外部总线可更多地支持I/0设备与主存的信息传输,增强了系统的整体效率。3)可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高。将指令Cache和数据Cache分开有如下好处:1)可支持超前控制和流水线控制,有利于这类控制方式下指令预取操作的完成。2)指令Cache可用ROM实现,以提高指令存取的可靠性。3)数据Cache对不同数据类型的支持更为灵活,既可支持整数(例32位),也可支持浮点数据(如64位)。33、答:对于二地址指令而言,操作数的物理地址可安排在寄存器内、指令中或内存单元内等。五、计算题34、1)主频为24MHz的意思是每秒中包含24M个时钟周期,又因为执行一条指令需要4个时钟周期,故机器每秒可以执行的指令数为24M/4=6M条(600万条)。2)插入两个时钟周期,即执行每条指令需要6个时钟周期,故机器每秒可以执行的指令数为24M/6=4M条,即400万条。35、解析:1)由于此指令系统可完成108种操作,因此指令字中的操作码占7位(27=128)。:..2)由于指令系统中有7种寻址方式,因此寻址特征位占3位。3)由于地址码的位数为24-7-3=14位,因此直接寻址的范围为214。4)由于存储字长为24位,因此一次间接寻址的范围为224。5)由于多次间接寻址需要使用一位来标志是否间接寻址完毕,因此只有23位用做寻址,寻址范围为223。36、解答:该题继承了上题中的相关信息,统考中首次引入此种设置,具体考察到程序的运行结果、Cache的大小和命中率的计算以及磁盘和TLB的相关计算,是一题比较综合的题型。1)R2里装的是i的值,循环条件是i<N(1000),即当i自增到不满足这个条件时跳出循环,程序结束,所以此时i的值为1000。2)Cache共有16行,每块32B,所以Cache数据区的容量为16x32B=512B。P共有6条指令,占24B,小于主存块大小(32B),其起始地址为08048100H,对应一块的开始位置,由此可知所有指令都在一个主存块内。读取第一条指令时会发生Cache缺失,故将P所在的主存块调入Cache某一行,以后每次读取指令时,都能在指令Cache中命中。因此在1000次循环中,只会发生1次指令访问缺失,所以指令Cache的命中率为:(1000×6-1)/(1000×6)=%。3)指令4为加法指令,即对应sum+=A[i],当数组A中元素的值过大时,则会导致这条加法指令发生溢出异常:而指令2、5虽然都是加法指令,但它们分别为数组地址的计算指令和存储变量i的寄存器进行自增的指令,而i最大到达1000,所以它们都不会产生溢出异常。只有访存指令可能产生缺页异常,即指令3可能产生缺页异常。因为数组A在磁盘的一页上,而一开始数组并不在主存中,第一次访问数组时会导致访盘,把A调入内存,而以后数组A的元素都在内存中,则不会导致访盘,所以该程序,共访盘一次。每访问一次内存数据就会查TLB一次,共访问数组1000次,所以此时又访问TLB1000次,还要考虑到第一次访问数组A,即访问A[0]时,会多访问一次TLB(第一次访问A[0]会先查一次TLB,然后产生缺页,处理完缺页中断后,会重新访问A[0].此时又查TLB),所以访问TLB的次数一共是1001次。:..六、综合题37、解析:本函数最主要的操作就是A[]=B],但由于A]和B]都是char类型的,故每次用32位的运算器来进行char变量的比较,都是将char变量转换为int类型后进行比较的。这其实浪费了运算器3/4的运算能力。所以改进方法就是,一次比较连续的4个char变量,代码如pare(char*a,char*B)if(A==B)returnstrlen(A);int*a,*b;char*al,*b1;a=(int*)A;b=(int*)B;while(*a++==*b++);a1=(char*)--a;b1=(char*)--b;while(*al++==*b1++);--b1;returnb1-B;}38、解析:1)在中断处理顺序改为D>A>C>B后,每个中断源新的屏蔽字如图所示。:..2)根据新的处理顺序,CPU执行程序的轨迹如图所示。39、解析:(1)M为CISC。M的指令长短不一,不符合RISC指令系统特点。(2)fl的机器代码占96B。:..因为fl的第一条指令pushebp所在的虚拟地址为00401020H,最后一条指令ret所在的虚拟地址为0040107FH,所以,l的机器代码长度为0040107FH-00401020H=60H=96B。(3)CF=1。cmp指令实现i与n-l的比较功能,进行的是减法运算。在执行fl(0)过程中,n=0,当i=0时,i=00000000H,并且n-1=FFFFFFFFH。因此当执行第20条指令时,在补码加/减运算中执行“0减FFFFFFFFH”的操作,即00000000H+00000000H+1=00000001H,此时进位输出C=0,减法运算的借位标志CF=C田1=1。(4)f2中不能用shl指令实现power*2。因为shl指令用来将一个整数的所有有效数位作为一个整体左移,而f2中的变量power是float型,其机器数中不包含最高有效数位,但包含了阶码部分,将其作为一个整体左移时并不能实现“乘2”的功能。因而f2中不能用shl指令实现power*2。浮点数运算比整型运算要复杂,耗时也较长。