2021年北京理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案).pdf

该【2021年北京理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】是由【青山代下】上传分享，文档一共【20】页，该文档可以免费在线阅读，需要了解更多关于【2021年北京理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2021年北京理工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)一、选择题1、下列关于ROM和RAM的说法中,错误的是()。-ROM是ROM的一种,因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器,具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出,,、Ⅱ、Ⅲ、ⅣC.Ⅱ、Ⅲ、Ⅱ、lⅢ2、若单译码方式的地址输入线为6,则译码输出线有()根,那么双译码方式有输出线()根。,,,,643、关于浮点数在IEEE754标准中的规定,下列说法中错误的是()。Ⅱ.如果需要,也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示,尾数用原码表示4、对于相同位数(设为N位,且各包含1位符号位)的二进制补码小数和十进制小数,(二进制小数所表示的数的个数)/(十进制小数所能表示的数的个数)为()。A.()NB.()N-1C.()ND.()N-15、有如下C语言程序段:():..shortsi=-32767;unsignedshortusi=si;执行上述两条语句后,usi的值为A.-、总线的数据传输速率可按公式Q=Wf/N计算,其中Q为总线数据传输速率,W为总线数据宽度(总线位宽/8),f为总线时钟频率,N为完成一次数据传送所需的总线时钟周期个数。若总线位宽为16位,总线时钟频率为8MHz,完成一次数据传送需2个总线时钟周期,则总线数据传输速率Q为()。//s7、在下面描述的PCI总线的基本概念中,不正确的表述是()。、下列关于计算机操作的单位时间的关系中,正确的是()。>指令周期>>>指令周期>>时钟周期>指令周期9、下列关于配备32位微处理器的计算机的说法中,正确的是()。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统:..,、Ⅱ、Ⅲ、Ⅳ、IⅡ、Ⅳ10、某指令格式如下所示。OPMID其中M为寻址方式,I为变址寄存器编号,D为形式地址。若采用先变址后间址的寻址方式,则操作数的有效地址是()。+DB.(I)+DC.((I)+D)D.((I))+D11、()不是常用三级时序系统中的一级。、假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应:变量f、g、h、i、i分别对应给寄存器$s0,$s1,$s2,$s3,$s4,并将一条C赋值语句编译后生成如下汇编代码序列:add$s0,$s1,$s2,add$t1,$s3,$s4sub$s0,$t0,$t1请问这条C赋值语句是()。=(g+i)-(h+i)=(g+j)-(h+i)=(g+h)-(j+i)=(j+i)-(g+h):..13、某计算机主存空间为4GB,字长为32位,按字节编址,采用32位定长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是()。,,,,3214、某计算机系统中,假定硬盘以中断方式与处理器进行数据输入/输出,以16位为传输单位,传输率为50KB/s,每次传输的开销(包括中断)为100个CPU时钟,处理器的主频为50MHz,请问硬盘数据传送时占处理器时间的比例是()。%%%%15、某计算机的IO设备采用异步串行传送方式传送字符信息,字符信息的格式为:1位起始位、7位数据位、1位检验位、1位停止位。若要求每秒传送480个字符,那么该I/O设备的数据传输率应为()bit/、填空题16、计算机的_______是计算机_______结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。17、一位十进制数,用BCD码表示需______位二进制码,用ASCII码表示需______位二进制码。18、从操作数的物理位置来说,可将指令归结为三种类型:存储器-存储器型,_______19、·计算机硬件包括_________、_________、_________适配器,输入/输出设备。20、2000年,超级计算机最高浮点运算速度达到每秒_______次,我国的_______号计算机的运算速度达到3840亿次,使我国成为_______之后第三个拥有高速计算机的国家。21、计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用______传送、______传送、______传送。22、按IEEE754标准,一个浮点数由_______、_______、_______三个域组成。:..23、虚拟存储器指的是________层次,它给用户提供了一个比实际________空间大的多________空间。24、存储________并按________顺序执行,这是冯诺依曼型计算机的工作原理。25、多媒体CPU是带有________技术的处理器。它是一种________技术,特别适合于图像数据处理。三、名词解释题26、寄存器:27、硬件向量法:28、操作数寻址方式::..29、微程序:四、简答题30、什么是并行处理?31、简述同步总线的定时方式。:..RISC?RISC指令系统的特点是什么?33、在寄存器一寄存器型,寄存器一存储器型和存储器一存储器型三类指令中,哪类指令的执行时间最长?哪类指令的执行时间最短?为什么?五、计算题34、设存储字长和指令字长均为24位,若指令系统可完成108种操作,且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式,则可在保证最大范围内直接寻址的前提下,指令字中操作码占几位?寻址特征位占几位?可直接寻址的范围是多少?一次间接寻址的范围是多少?多次间接寻址的范围又是多少?:..35、设浮点数字长为16位,其中阶码5位(含一位阶符),尾数11位(含一位数符),将十进制数+13/128写成:二进制定点数和浮点数,并分别写出它在定点机和浮点机中的机器数形式。36、假设指令字长为16位,操作数的地址码为6位,指令有零地址、一地址和二地址3种格式。1)设操作码固定,若零地址指令有M种,一地址指令有N种,则二地址指令最多有多少种?2)采用扩展操作码技术,二地址指令最多有多少种?3)采用扩展操作码技术,若二地址指令有P条,零地址指令有Q条,则一地址指令最多有几种?:..六、综合题37、在信号处理和科学的应用中,转置矩阵的行和列是一个很重要的问题。从局部性的角度来看,它也很有趣,因为它的引用模式既是以行为主的,也是以列为主的,例如,考虑下面的转置函数:[2][2];(arraydst,arraysrc)4.{,j;(i=0;i<2;1++){(j=0;j<2;j++){[j][i]=src[i][j];9.}10.}11.}假设在一台具有如下属性的机器上运行这段代码:sizeof(int)==4。src数组从地址0开始,dst数组从地址16开始(十进制)。:..数据高速缓存,它是直接映射的、直写、写分配,块大小为8个字节。这个高速缓存总的大小为16个数据字节,一开始是空的。对src和dst数组的访问分别是读和写不命中的唯一来源。问题如下:1)对每个row和col,指明对src[row][col]和dstfrow][col]的访问是命中(h)还是不命中(m),例如,读src[0][0]会不命中,写dst[0][0]也不命中,并将结果填至下列表格中。2)对于一个大小为32数据字节的高速缓存,指明src和dst的访问命中情况,并将结果填至下列表格中。:..4个中断源A、B、C、>B>C>D,现要求将中断处理顺序改为D>A>C>B。1)写出每个中断源对应的屏蔽字。2)按图所示的时间轴给出的4个中断源的请求时刻,画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。39、1)指令中一般含有哪些字段?分别有什么作用?如何确定这些字段的位数?2)某机器字长、指令字长和存储字长均为16位,指令系统共能完成50种操作,采用相对寻址、间接寻址、直接寻址。试问:①指令格式如何确定?各种寻址方式的有效地址如何形成?②在①中设计的指令格式,能否增加其他寻址方式?试说明理由。:..:..一、选择题、D2、A3、C4、B5、D6、D、7、D8、B9、C10、C11、A12、C13、B14、C15、B二、填空题16、软件系统17、47:..寄存器一存储器型19、运算器存储器控制器20、1万亿神威美国、日本21、并行串行复用22、符号位阶码尾数23、主存--外存主存虚拟地址24、程序地址25、MMX多媒体扩展结构三、名词解释题26、寄存器:是运算器中若干个临时存放数据的部件,由触发器构成,用于存储最频繁使27、硬件向量法:硬件向量法就是利用硬件产生向量地址,再由向量地址找到中断服务程序的入口地址。28、操作数寻址方式:、微程序:存储在控制存储中的完成指令功能的程序,由微指令组成。四、简答题30、答:广义地讲,并行性有两种含义:一是同时性,指两个或多个事件在同一时刻发生;二是并发性,指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于信息加工的各个步骤和阶段,概括起来,主要有三种形式:(1)时间并行:指时间重叠,在并行性概念中引入时间因素,让多个处理过程在时间上相互错开,轮流重叠地使用同一:..)空间并行:指资源重复,在并行性概念中引入空间因素,以“数量取胜”为原则来大幅度提高计算机的处理速度。(3)时间并行+空间并行:指时间重叠和资源重复的综合应用,既采用时间并行性又采用空间并行性31、答:规定固定的传输率,每隔一定的时间进行一次数据传递,一直到传输完毕。这是一种比较简单的通信方式,主要适合传输速度固定或者差异比较小的情况。32、答:RISC是精简指令系统计算机,它有以下特点:(1)选取使用频率最高的一些简单指令,以及很有用但不复杂的指令。(2)指令长度固定,指令格式种类少,寻址方式种类少。(3)只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。(4)大部分指令在一个机器周期内完成。(5)CPU中通用寄存器数量相当多。(6)以硬布线控制为主,不用或少用微指令码控制。一般用高级语言编程,特别重视编译优化工作,、答:寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中,后者操作数在存储器中,而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。五、计算题34、解析:1)由于此指令系统可完成108种操作,因此指令字中的操作码占7位(27=128)。2)由于指令系统中有7种寻址方式,因此寻址特征位占3位。3)由于地址码的位数为24-7-3=14位,因此直接寻址的范围为214。4)由于存储字长为24位,因此一次间接寻址的范围为224。5)由于多次间接寻址需要使用一位来标志是否间接寻址完毕,因此只有23位用做寻址,寻址范围为223。35、解析:假设x=+13/128其二进制形式可以表示为:x=。定点数表示:x=。:..浮点数规格化表示:x=×2-11。定点机中:[x]=[x]=[x]=。原补反浮点机中:[x]=1,0011;。原[x]=1,1101;。补[x]=1,1100;。反36、解析:1)由于操作数的地址码为6位,因此二地址指令中操作码的位数为16-6-6=4位,即操作码只占4位。又由于操作码固定,因此零地址指令、一地址指令、二地址指令的总和不能超过16。现已知零地址指令有M种,一地址指令有N种,所有二地址指令最多有16-M-N种。2)在1)中算得二地址指令的操作码为4位,即最多有20=16条指令。但是绝对不能取16。如果取了16,就不能扩展成一地址指令和零地址指令了。因此,二地址指令最多只能有15条。3)由于操作码位数可变,且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位,因此二地址指令每减少一条,就可以多出26条一地址指令;一地址指令每减少一条,就可以多出26条零地址指令。根据以上分析,假设一地址指令有X条,则一地址指令最多有(24-P)×26条,零地址指令就应该最多有[(24-P)×26-R]×26条。根据题中给出的零地址指令有Q条,则可以得出一个公式,如下:Q=[(24-P)×26-R]×26可解得:R=(24-P)×26-Q×2-6六、综合题37、解析:1)解决这个问题的关键是想象出如图所示的关系图。:..注意:每个高速缓存行只包含数组的一个行,高速缓存正好只够保存一个数组,而且对王所有isrc和dst的行i都映射到同一个高速缓存行(0%2=0,1%2=1,2%2=0,3%2=1)。因为高速缓存不够太,不足以容纳这两个数组,所以对一个数组的引用总是驱逐出另一个数组的有用的行。具体过程如下:dst[j][i]=src[i][j]语包先访问src[i][i]再将其存储到dst[j][i]说明如下:①访问src[0][0],不命中,将src[0]调入高速缓存的Line0。②访问dst[0][0],不命中,将dst[0]调入高速缓存的Line0,换出src[0]。③访问src[0][1],不命中,将src[0]调入高速缓存的Line0,换出dst[0]。④……:..2)当高速缓存为32B时,它足够大,能容纳这两个数组。因此所有不命中都是开始时的不命中。关系如图所示。38、解析:1)在中断处理顺序改为D>A>C>B后,每个中断源新的屏蔽字如图所示。:..2)根据新的处理顺序,CPU执行程序的轨迹如图所示。39、:1)指令字中一般有3种字段:操作码字段、寻址特征字段和地址码字段。操作码字段指出机器完成某种操作(加、减、乘、除等),其位数取决于指令系统有多少种操作类型;寻址特征字段指出该指令以何种方式寻找操作数的有效地址,其位数取决于寻址方式的种类;地址码字段和寻址特征字段共同指出操作数或指令的有效地址,其位数与寻址范围有关。:..2)首先指令字由操作码字段、寻址特征字段和地址码字段组成。由于此指令系统能完成50种操作,因此操作码需要6位(25<50<26)。由于此机器采用了相对寻址、间接寻址和直接寻址3种寻址方式,因此需要两位来确定寻址方式,剩下8位(16-6-2=8)为指令的地址字段,故指令格式为寻址方式位可以这样来定义:当寻址方式位为00时,可作为直接寻址,EA=A。当寻址方式位为01时,可作为相对寻址,EA=(PC)+A。当寻址方式位为10时,可作为间接寻址,EA=(A)。由于上述指令格式中寻址方式位为11时没有使用,因此可以增加一种寻址方式。