2021年东华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案).pdf

该【2021年东华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】是由【青山代下】上传分享，文档一共【18】页，该文档可以免费在线阅读，需要了解更多关于【2021年东华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2021年东华大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)一、选择题1、有效容量为128KB的Cache,每块16B,8路组相联。字节地址为1234567H的单元调入该Cache,其tag应为()。、关于Cache的3种基本映射方式,下面叙述中错误的是()。、,即主存单元与Cache单元随意对应,线路过于复杂,,,有利于提高命中率3、串行运算器结构简单,其运算规律是()。、某机字长8位,含一位数符,采用原码表示,则定点小数所能表示的非零最小正数为()----65、在C语言程序中,以下程序段最终的f值为()。Floatf=+1e10;f=f-1e10;:..、关于同步控制说法正确的是()。、在集中式总线控制中,响应时间最快的是()。、CPU中的译码器要用()。、假设基准程序A在某计算机上的运行时间为100s,其中90s为CPU时间,其余为/O时间。若CPU速度提高50%,V/O速度不变,则运行基准程序A所耗费的时间是()。、在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访存、写回寄存器)中,下列指令序列存在数据冒险的指令对是()。I1:addR1,R2,R3;(R2)+(R3)→R1I2:addR5,R2,R4;(R2)+(R4)→R5I3:addR4,R5,R3;(R5)+(R3)→R4:..I4:addR5,R2,R6;(R2)+(R6)→、某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字,段法)确定下条微指令地址,则微指令中下地址字段的位数至少是()。、执行操作的数据不可能来()。、假设某指令的一个操作数采用变址寻址方式,变址寄存器中的值为007CH,地址007CH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为C000H,则该操作数的有效地址为()。、下列操作中,不属于“中断隐指令”所完成的是()。,,III,,,V15、若磁盘转速为7200r/min,平均寻道时间为8ms,每个磁道包含1000个扇区,则访问一个扇区的平均存取时间大约是()。:..二、填空题16、计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用:_______传送、_______传送和_______、传送。17、计算机软件一般分为两大类:一类叫______,另一类叫______操作系统属于_______类。18、闪速存储器特别适合于_______微型计算机系统,被誉为_______而成为代替磁盘的一种理想工具。19、不同机器有不同的_________RISC指令系统是_________指令系统的改进。20、多媒体CPU是带有_______技术的处理器,它是一种多媒体扩展结构技术,特别适合于_______处理。21、并行I/O接口______和串行I/O接口______是目前两个最具有权威性的标准接口技术。22、寻址方式按操作数的物理位置不同,多使用_______型和_______型,前者比后者执行速度快。23、不同的CRT显示标准所支持的最大________和________数目是不同的。24、RISC的中文含义是________,CISC的中文含义是________。25、多媒体CPU是带有________技术的处理器。它是一种________技术,特别适合于图像数据处理。三、名词解释题26、补码::..27、向量地址:28、虚拟存储器:29、UART:四、简答题30、在什么条件下,I/0设备可以向CPU提出中断请求?:..31、同步通信方式:何谓存储总线?何谓I/O总线?各有何特点?32、何谓分布式仲裁方式?33、什么是闪速存储器?它有哪些特点?:..五、计算题34、设存储字长和指令字长均为24位,若指令系统可完成108种操作,且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式,则可在保证最大范围内直接寻址的前提下,指令字中操作码占几位?寻址特征位占几位?可直接寻址的范围是多少?一次间接寻址的范围是多少?多次间接寻址的范围又是多少?35、用一个时钟频率为40MHz的处理器执行标准测试程序,它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间(假设有N条指令)。:..36、假设指令字长为16位,操作数的地址码为6位,指令有零地址、一地址和二地址3种格式。1)设操作码固定,若零地址指令有M种,一地址指令有N种,则二地址指令最多有多少种?2)采用扩展操作码技术,二地址指令最多有多少种?3)采用扩展操作码技术,若二地址指令有P条,零地址指令有Q条,则一地址指令最多有几种?六、综合题37、下图为由8片2114芯片构成的4K×8位的存储器,与8位的一个微处理器相连,2114芯片为lK×4位的静态RAM芯片。试问:1)每一组芯片组的地址范围和地址线数目。2)4KB的RAM寻址范围是多少?3)存储器有没有地址重叠?:..38、某程序中有如下循环代码段p:“for(inti=0;i<N;i++)sum+=A[i];”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中,数组A的首地址在寄存器R3中。程序段P起始地址为08048100H,对应的汇编代码和机器代码见下表。:..采用32位定长指令字,其中分支指令bne采用如下格式:OP为操作码:Rs和Rd为寄存器编号:OFFSET为偏移量,用补码表示。请回答下列问题,并说明理由。1)M的存储器编址单位是什么?2)已知sll指令实现左移功能,数组A中每个元素占多少位?3)表中bne指令的OFFSET字段的值是多少?已知bne指令采用相对寻址方式,当前,PC内容为bne指令地址,通过分析题表中指令地址和bne指令内容,推断出bne指令的转移目标地址计算公式。4)若M采用如下“按序发射、按序完成”的5级指令流水线:IF(取指)、ID(译码及取数)、EXE(执行)、MEM(访存)、WB(写回寄存器),且硬件不采取任何转发措施,分支指令的执行均引起3个时钟周期的阻塞,则P中哪些指令的执行会由于数据相关而发生流水线阻塞?哪条指令的执行会发生控制冒险?为什么指令1的执行不会因为与指令5的数据相关而发生阻塞?:..CPU主频为80MHz,CPI为4,,主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线的宽度为32位。请回答以下问题:1)该计算机的MIPS数是多少?平均每秒Cache缺失的次数是多少?在不考虑DMA传送的情况下,主存带宽至少达到多少才能满足CPU的访存要求?2)假定在Cache缺失的情况下访问主存时,%的缺页率,则CPU平均每秒产生多少次缺页异常?若页面大小为4KB,每次缺页都需要访问磁盘,访问磁盘时DMA传送采用周期挪用的方式,磁盘I/O接口的数据缓冲寄存器为32位,则磁盘1/0接口平均每秒发出的DMA请求次数至少是多少?3)CPU和DMA控制器同时要求使用总线传输数据时,哪个优先级更高?为什么?4)为了提高性能,主存采用4体低位交叉存储模式,工作时每1/4个存储周期启动1个体,若每个体的存储周期为50ns,则该主存能够提供的最大带宽是多少?:..:..一、选择题、C2、D3、C4、C5、C6、B7、C8、B9、D10、B11、C12、C13、C14、C15、B二、填空题16、并行串行复用17、系统软件应用软件系统软件:..固态盘19、指令系统CISC20、MMX图像数据21、SCSIIEEE139422、RRRS23、分辨率颜色24、精简指令系统计算机复杂指令系统计算机25、MMX多媒体扩展结构三、名词解释题26、补码:带符号数据表示方法之一,正数的补码与原码相同,负数的补码是将二进制位按位取反后在最低位上加1。27、向量地址:中断方式中由硬件产生向量地址,可由向量地址找到入口地址。28、虚拟存储器:在内存与外存间建立的层次体系,使得程序能够像访问主存储器一样访问外部存储器,主要用于解决计算机中主存储器的容量问题。29、UART:通用异步接收器/发送器,一种典型的集成电路异步串行接口电路。四、简答题:..I/0设备向CPU提出中断请求的条件是:I/0接口中的设备工作完成状态为1(D=1),中断屏蔽码为0(MASK=0),且CPU查询中断时,中断请求触发器状态为1(INTR=1)。31、答:(1)存储总线是连接CPU和主存储器之间的专用总线,速度高.(2)I/O总线是连接主机(CPU、M)与IO设备之间的总线,可扩展性好。32、答:分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大,则它的总线请求不予响应,并撤销它的仲裁号。最后,获胜者的仲裁号保留在仲裁总线上33、答:闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看,它属于ROM型存储器,但是它又可随机改写信息;从功能上看,它又相当于RAM,所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点:(1)固有的非易失性(2)廉价的高密度(3)可直接执行(4)固态性能五、计算题34、解析:1)由于此指令系统可完成108种操作,因此指令字中的操作码占7位(27=128)。2)由于指令系统中有7种寻址方式,因此寻址特征位占3位。3)由于地址码的位数为24-7-3=14位,因此直接寻址的范围为214。4)由于存储字长为24位,因此一次间接寻址的范围为224。5)由于多次间接寻址需要使用一位来标志是否间接寻址完毕,因此只有23位用做寻址,寻址范围为223。35、解:CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令,那么CPl就是这4种指令的数学期望,故CPl=1×60%+2×18%+4×12%+8×10%=:..MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz,即每秒包含40M个时钟周期,故MIPS=40/CPl=40/≈×CP1x时钟周期的长度,故程序执行时间=N××1/40MHz=×10-8s36、解析:1)由于操作数的地址码为6位,因此二地址指令中操作码的位数为16-6-6=4位,即操作码只占4位。又由于操作码固定,因此零地址指令、一地址指令、二地址指令的总和不能超过16。现已知零地址指令有M种,一地址指令有N种,所有二地址指令最多有16-M-N种。2)在1)中算得二地址指令的操作码为4位,即最多有20=16条指令。但是绝对不能取16。如果取了16,就不能扩展成一地址指令和零地址指令了。因此,二地址指令最多只能有15条。3)由于操作码位数可变,且二地址指令、一地址指令和零地址指令的操作码长度分别为4位、10位、16位,因此二地址指令每减少一条,就可以多出26条一地址指令;一地址指令每减少一条,就可以多出26条零地址指令。根据以上分析,假设一地址指令有X条,则一地址指令最多有(24-P)×26条,零地址指令就应该最多有[(24-P)×26-R]×26条。根据题中给出的零地址指令有Q条,则可以得出一个公式,如下:Q=[(24-P)×26-R]×26可解得:R=(24-P)×26-Q×2-6六、综合题37、解析:先由两片2114芯片构成lK×8位的芯片组,再由4个芯片组构成4K×8位的存储器。从图3-48可以看出,地址线A13~A10在图中没有出现,说明采用部分译码方式。:..1)芯片组的容量为1024B,需要10根地址线(A~A),故地址范围为910000H~3FFH。2)根据图3-48所示的连线,各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A~A,A~A空闲,即为任意态。假设A~A为全0,9**********KBRAM的寻址范围分别是:第0组为0000H~03FFH,第1组为4000H~43FFH,第2组为8000H~83FFH,第3组为C000H~C3FFH,可见这4KB存储器的地址空间是不连续的。演示第2组的计算过程,其他类似。第2组的片选信号应该是10(A、A),接下来A~A为全0,剩下的全151413101,即1000001l11111111,十六进制为83FFH。3)由于A~A没有参与译码(部分译码),因此存储器存在地址重叠现象。131038、解答:该题为计算机组成原理科目的综合题型,涉及指令系统、存储管理以及CPU三个部分内容,考生应注意各章节内容之间的联系,才能更好的把握当前考试的趋势。1)已知计算机M采用32位定长指令字,即一条指令占4B,观察表中各指令的地址可知,每条指令的地址差为4个地址单位,即4个地址单位代表4B,一个地址单位就代表了1B,所以该计算机是按字节编址的。2)在二进制中某数左移两位相当于以乘四,由该条件可知,数组间的数据间隔为4个地址单位,而计算机按字节编址,所以数组A中每个元素占4B。3)由表可知,bne指令的机器代码为1446FFFAH,根据题目给出的指令格式,后2B的内容为OFFSET字段,所以该指令的OFFSET字段为FFFAH,用补码表示,值为-,PC自动加4,PC的内容就为08048118H,而跳转的目标是08048100H,两者相差了18H,即24个单位的地址间隔,所以偏移址的一位即是真实跳转地址的-24/(-6)=4位。可知bne指令的转移目标地址计算公式为(PC)+4+OFFSET*4。:..4)由于数据相关而发生阻塞的指令为第2、3、4、6条,因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关,但由于第6条指令后有3个时钟周期的阻塞,因而消除了该数据相关。39、解析:1)题目告知CPU的主频为80MHz,表示每秒包含80M个时钟周期。而CPI为4表明执行一条指令需要4个时钟周期,所以CPU平均每秒可以执行的指令数=80M/4=20M。由于MIPS的含义是每秒可执行百万条指令数,而“M”代表的就是106,即百万,因此MIPS为20。,因此每秒平均访存次数为20M×=30M次,而Cache的命中率为99%,所以访问30M次Cache不命中的次数为30M×(1-99%)=300K次。当Cache缺失时,CPU访问主存,主存与Cache之间以块为单位传送数据,块大小为16B,所以每秒CPU与主存需要交换数据的大小为16B×300K/s=。所以,在不考虑DMA传送的情况下,。2)由于每秒平均需要访问主存300K次,%,因此平均每秒“缺页”异常次数=300K×%=。由于存储器总线带宽为32位,因此每传送32位数据,磁盘控制器就发出一次DMA请求,×4KB/4B==1536次。3)CPU和DMA控制器同时要求使用存储器总线时,DMA请求优先级更高,因为若DMA请求得不到及时响应,I/O传输数据就可能会丢失。4)当采用4体低位交叉存储模式时,每1/4周期的时间内就可以传送4B数据。若每个体的存储周期为50ns,则4体低位交叉存储器模式能提供的最大带宽=4B/(50ns/4)=320MB/s.