EDA设计技术教学课件第2章可编程逻辑器件.pptx

该【EDA设计技术教学课件第2章可编程逻辑器件 】是由【小屁孩】上传分享，文档一共【56】页，该文档可以免费在线阅读，需要了解更多关于【EDA设计技术教学课件第2章可编程逻辑器件 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。第2章可编程逻辑器件EDA设计技术12021/10/10基本结构基本结构均包含必不可少的逻辑单元、逻辑阵列块、用户存储器块、输入输出口、时钟网络、配置或编程接口等结构块。22021/10/(I1~I10和IO2~IO7)、8个输出端O1、IO2~IO7和O8,PAL16L8、PAL20L8即PLD的典型结构。PAL16L8的输出口都增加了一个带控制端的三态反相器门:当控制端为0时,三态门处于高阻状态,O1和O8被封锁,IO2~IO7只能作为输入端使用,此时PAL16L8有16个输入口,两个输出口;当控制端为1时,使能三态门,经反相器至双向口IO2~IO7,此时PAL16L8有16个输入口、8个输出口。42021/10/:逻辑阵列块逻辑互联输入输出全局时钟网络单元用户闪存存储块62021/10/10LAB(逻辑阵列块)包含10个逻辑单元LE,逻辑单元是实现用户逻辑功能的最小单位,CPLD的规模按照逻辑单元的数目来评价。逻辑互联为逻辑阵列块之间提供快速颗粒的时间延时和逻辑互联;CPLD四周分布的输入输出单元与行列式逻辑阵列块连接,同时将输入输出引脚反馈到输入输出单元。CPLD还提供驱动整个器件所有资源的全局时钟网络,用于存储用户数据的用户闪存存储器块UFM。72021/10/、逻辑单元进位链、逻辑阵列块控制信号、本地互联、查找表链、寄存器链组成。本地互联负责LAB内各逻辑单元的信号传输查找表链、寄存器链各自负责本逻辑阵列块内逻辑单元查找表的输出与邻近逻辑单元之间的快速传输82021/10/1092021/10/10逻辑阵列块每个逻辑阵列块通过控制信号独立地驱动阵列块内的10个逻辑单元控制信号包括两个时钟信号、时钟使能信号、异步清零信号,一个同步清零信号、异步加载/预置信号、同步加载信号和加法/减法控制信号102021/10/10