计算机组成原理试题库及答案.pdf

该【计算机组成原理试题库及答案 】是由【小屁孩】上传分享，文档一共【7】页，该文档可以免费在线阅读，需要了解更多关于【计算机组成原理试题库及答案 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..《计算机组成原理》(每小题1分,共20分)。。其中1位符号位,31位表示尾数。若用定点整数表示,则最大正整数为______。31303130A.+(2-1)B.+(2-1)C.+(2+1)D.+(2+1),但没有数据错误,采用偶校验的字符码是______。[x]=,当满足______时,x>-1/2成立。,x—,x—,x—,x—。,。,,主要用于______。,直接指出操作数本身的寻址方式,称为______。,采用跳跃寻址方式,可以实现______。,没A为累加器,SP为堆栈指示器,Msp为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)Msp,(SP)-1→SP,那么出栈操作应为______。A.(Msp)→A,(SP)+1→SPB.(SP)+1→SP,(Msp)→AC.(SP)-1→SP,(Msp)→AD.(Msp)→A,(SP)-1→,pentium是______位处理器。。。。,:..。,作为其主要控制方式。。,外设可以和主存储器单元统一编址,因此可以不使用I/O指令。-ROM光盘是______型光盘,可用做计算机的______存储器和数字化多媒体设备。,,,,,进入“中断周期”采用硬件方法保护并更新程序计数器PC内容而不是由软件完成,主要因为______。。。。。,每传送一个数据就要占用______。。(每空1分,共20分),,,适配器,输入/输出设备。,。,,。。。,;为此需要采用相应的技术对策,才能保证流水畅通而不断流。。。,输出设备,,,。,。(每题5分,计20分)?它有什么特点??,大致分为哪几类?:..?(每小题5分,计40分)=-=+[x],[-x],[y],[-y],x+y,x-y。=+13,y=-11,输入数据用原码表示,用带求补器的原码阵列乘法器求x·y=?,低位来的进位信号为C0,请写出并行进位方式的C4C3C2C1的逻辑表达式。×32位的存储器,由128K×8位的DRAM构成。问:(1)总共需要多少DRAM芯片。(2)采用异步刷新,如果单元刷新间隔不超过8ms,则刷新信号周期是多少?,其中OP为操作码,试分析指令格式特点。。。设一个总线周期等于一个总线时钟周期,总线时钟频率66MHz,求总线带宽是多少??若采用同步定时协议,画出读数据的同步时序图。《计算机组成原理》、:..,它有以下特点:(1)选取使用频率最高的一些简单指令,以及很有用但不复杂的指令。(2)指令长度固定,指令格式种类少,寻址方式种类少。(3)只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。(4)大部分指令在一个机器周期内完成。(5)CPU中通用寄存器数量相当多。(6)以硬布线控制为主,不用或少用微指令码控制。(7)一般用高级语言编程,特别重视编译优化工作,以减少程序执行时间。:(1)指令寄存器(IR):用来保存当前正在执行的一条指令。(2)程序计数器(PC):用来确定下一条指令的地址。(3)地址寄存器(AR):用来保存当前CPU所访问的内存单元的地址。(4)缓冲寄存器(DR):<1>作为CPU和内存、外部设备之间信息传送的中转站。<2>补偿CPU和内存、外围设备之间在操作速度上的差别。<3>在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器。(5)通用寄存器(AC):当运算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时,为ALU提供一个工作区。(6)状态条件寄存器:保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外,还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。:(1)同一部件如CPU内部连接各寄存器及运算部件之间的总线,称为内部总线。(2)同一台计算机系统的各部件,如CPU、内存、通道和各类I/O接口间互相连接的总线,称为系统总线。(3)多台处理机之间互相连接的总线,称为多机系统总线。:(1)程序查询方式:CPU的操作和外围设备的操作能够同步,而且硬件结构比较简单(2)程序中断方式:一般适用于随机出现的服务,且一旦提出要求应立即进行,节省了CPU的时间,但硬件结构相对复杂一些。(3)直接内存访问(DMA)方式:数据传输速度很高,传输速率仅受内存访问时间的限制。需更多硬件,适用于内存和高速外设之间大批交换数据的场合。(4)通道方式:可以实现对外设的统一管理和外设与内存之间的数据传送,大大提高了CPU的工作效率。(5)外围处理机方式:通道方式的进一步发展,基本上独立于主机工作,结果更接近一般处理机。:[X]=[-X]=[Y]=[-Y]=:..X+Y=+-:输入数据为[x]=01101[y]=11011原原因符号位单独考虑,算前求补输出后:│x│=1101,│y│=10111101×10111**********+1**********乘积符号位运算结果为:x○+y=0○+1=100算后求补及输出为10001111,加上乘积符号位1,得原码乘积值[x×y]=110001111,原换算成二进制数真值x×y=(-10001111)=(-143):并行方式:C=G+PC1110C=G+PG+PPC2221210C=G+PG+PPG+PPPC33323213210C=G+PG+PPG+PPPG+:(1)DRAM芯片容量为128K×8位=128KB存储器容量为1024K×32位=1024K×4B=4096KB所需芯片数4096KB÷128KB=32片(2)对于128K×8位的DRAM片子,选择一行地址进行刷新,取刷新地址A8—A0,则8ms内进行512个周期的刷新。按此周期数,512×4096=128KB,对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=.(1)OP字段指定16种操作(2)单字长二地址指令(3)每个操作数可以指定8种寻址方式(4)操作数可以是RR型、RS型、:时空图法:假设指令周期包含四个子过程:取指令(IF)、指令译码(ID)、执行运算(EX)、结果写回(WB),每个子过程称为过程段(S),这样,一个流水线由一i系列串连的过程段组成。在统一时钟信号控制下,数据从一个过程段流向相邻的过程段。SSSS1234入→IF出→IDEXWB:..(a)(b)表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令,因此每隔4个单位时间才有一个输出结果,即一条指令执行结束。(c)表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行,因此,当流水线满载时,每一个单位时间就可以输出一个结果,即执行一条指令。比较后发现:流水CPU在八个单位时间中执行了5条指令,而非流水CPU仅执行2条指令,因此流水CPU具有更强大的数据吞吐能力。:设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个周期传送的数据量用D表示,根据总线带宽定义,有:6Dr=D/T=D×f=2B×66×10/s=132MB/:分五个阶段:总线请求,总线仲裁,寻址(目的地址),信息传送,状态返回(或错误报告)。时序图::..