2024年成都东软学院计算机科学与技术专业《计算机组成原理》科目精品7032.pdf

该【2024年成都东软学院计算机科学与技术专业《计算机组成原理》科目精品7032 】是由【小屁孩】上传分享，文档一共【19】页，该文档可以免费在线阅读，需要了解更多关于【2024年成都东软学院计算机科学与技术专业《计算机组成原理》科目精品7032 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:..2022年成都东软学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)一、选择题1、下面关于计算机Cache的论述中,正确的是()。,,,一般要达到90%、假定编译器将赋值语句“x=x+3;”转换为指令“addxaddr,3”,其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式,并配有相应的TLB,且Cache使用直写(WriteTrough)方式,则完成该指令功能需要访问主存的次数至少是()。、组成一个运算器需要多个部件,但下面所列()不是组成运算器的部件。、有如下C语言程序段:()shortsi=-32767;unsignedshortusi=si;执行上述两条语句后,usi的值为A.-、设x为整数,[x]=,若要x<-16,x~x应满足的条件是()。补1234515:..~,x~,x~,x~x任意1256、一次总线事务中,主设备只需给出一个首地址,从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为()。、总线宽度与下列()有关。、下列部件中,CPU存取速度由慢到快的排列顺序正确的是()。、主存、Cache、、主存、寄存器、、Cache、寄存器、、Cache、寄存器、外存9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列,A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。则以下结论错误的是()。Ⅱ.序列一比序列二的执行速度快Ⅲ.序列一的总时钟周期数比序列二多1个:..Ⅳ.、、Ⅲ、1VD.Ⅱ10、在独立编址的方式下,存储单元和I/O设备是靠()来区分的。、在DMA方式中,周期窃取是窃取总线占用权一个或者多个()。、下列关于指令流水线数据通路的叙述中,正确的是()。、在微程序控制器中,微程序的入口微地址是通过()得到的。:..+、执行操作的数据不可能来()。、假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别是300和400,则()访问到的操作数为200。Ⅱ.寄存器间接寻址(R)Ⅲ.存储器间接寻址(200)Ⅳ.、IⅣB.Ⅱ、ⅢC.Ⅲ、Ⅳ二、填空题16、一位十进制数,用BCD码表示需______位二进制码,用ASCII码表示需______位二进制码。17、寻址方式按操作数的物理位置不同,多使用________型和________型,前者比后者执行速度快。18、按照总线仲裁电路的位置不同,可分为________仲裁和________仲裁。19、广泛使用的_______和_______都是半导体随机读写存储器,它们共同的缺点是_______20、在计算机术语中,将______和______和在一起称为CPU,而将CPU和______合在一起称为主机。21、数控机床是计算机在_______方面的应用,邮局把信件自动分练是在计算机_______方面的应用。:..22、总线同步定时协议中,事件出现在总线的时刻由________信号确定,总线周期的长度是________的。23、软磁盘和硬磁盘的_______记录方式基本相同,但在_______和_______上存在较大差别。24、奔腾CPU中L2级cache的内容是_______的子集,而_______内容又是L2级cache的子集。25、外围设备大体分为输入设备,输出设备,_________设备,_________设备,_________设备五大类。三、名词解释题26、地址:27、计数器定时查询方式:28、双重分组跳跃进位::..29、段式管理:四、简答题30、什么叫寻址方式?为什么要学****寻址方式?31、什么是指令格式?计算机指令为什么要有一定的格式?:..32、主存储器的性能指标有哪些?含义是什么?33、简要说明程序中断接口中IM、IR、EI、RD、BS五个触发器的作用。五、计算题34、假设磁盘存储器转速为3000r/min,分8个扇区,每扇区存储1KB,主存与磁盘存储器数据传送的宽度为16位(即每次传送16位)。假设一条指令最长执行时间为25s。试问:是否可采用一条指令执行结束时响应DMA请求的方案,为什么?若不行,应采用什么方案?:..35、某计算机的CPU主频为500MHz,所连接的某外设的最大数据传输率为20KB/s,该外设接口中有一个16位的数据缓存器,相应的中断服务程序的执行时间为500个时钟周期。请回答下列问题:1)是否可用中断方式进行该外设的输入输出?若能,在该设备持续工作期间,CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为多少?2)若该外设的最大数据传输率是2MB/s,则可否用中断方式进行输入输出?:..36、某计算机的字长为16位,存储器按字编址,访存指令格式为16位,其中5位操作码,3位寻址方式字段,分别表示立即寻址、直接寻址、间接寻址、变址寻址和相对寻址这5种,8位地址码字段。设PC和Rx分别为程序计数器和变址寄存器(其中变址寄存器的位数为16位)。试问:1)该格式能定义多少种指令?2)各种寻址方式的寻址范围大小是多少?3)写出各种寻址方式的有效地址EA的计算式。六、综合题37、现有4级流水线,分别完成取指、指令译码并取数、运算、回写4步操作,假设完成各部操作的时间依次为100ns,100ns,80ns,50ns。试问:1)流水线的操作周期应设计为多少?2)试给出相邻两条指令发生数据相关的例子(假设在硬件上不采取措施),试分析第2条指令要推迟多少时间进行才不会出错?3)如果在硬件设计上加以改进,至少需要推迟多少时间?:..38、写出一个定点8位字长的二进制数在下列情况中所能表示的真值(数值)范围:1)不带符号数表示。2)原码表示。3)补码表示。4)反码表示。5)移码表示。39、若某计算机有5级中断,中断响应优先级为1>2>3>4>5,而中断处理优先级为1>4>5>2>3,要求:1)设计各级中断服务程序的中断屏蔽位(假设1为屏蔽,0为开放)。2)若在运行用户程序时,同时出现第2、4级中断请求,而在处理第2级中断过程中,又同时出现1、3、5级中断请求,试画出此时CPU运行过程示意图。:..:..参考答案一、选择题1、C2、B3、D4、D5、D6、C7、B8、A9、D10、C11、A12、A13、D14、C15、D二、填空题16、4717、RRRS:..18、集中式分布式19、SRAMDRAM断电后不能保存信息20、运算器控制器存储器21、自动控制人工智能22、总线时钟固定23、存储原理结构性能24、主存L1级cache25、外存数据通信过程控制三、名词解释题26、地址:给主存器中不同的存储位置指定的一个二进制编号。27、计数器定时查询方式:集中式总线裁决方式之一,设备要求使用总线时通过一条公用请求线发出,总线控制器按计数的值对各设备进行查询。28、双重分组跳跃进位:n位全加器分成若干大组,大组内又分成若干小组,大组中小组的最高进位同时产生,大组与大组间的进位串行传送。29、段式管理:一种虚拟存储器的管理方式,把虚拟存储空间分成段,段的长度可以任意设定,并可以放大或缩小。四、简答题:..30、答:寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法,它与硬件结构紧密相关,而且直接影响指令格式和指令功能。寻址方式分为指令寻址和数据寻址31、答:对计算机指令的编码的格式称为指令格式;以便计算机能区分指令和数据;32、答:存储器的性能指标主要是存储容量,存储时间、存储周期和存储器带宽。在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。存取时间又称存储访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。存储周期是指连续两次独立的存储器操作(如连续两次读操作)所需间隔的最小时间。存储器带宽是指存储器在单位时间中的数据传输速率33、答:它们的作用是:中断屏蔽触发器(IM):CPU是否受理中断或批准中断的标志。IM标志为“0”时,CPU可受理外界中断请求。中断请求触发器(IR):暂存中断请求线上由设备发出的中断请求信号。IR标志为“1”时表示设备发出了中断请求。允许中断触发器(EI):用程序指令来置位,控制是否允许某设备发出中断请求。EI为“1”时,某设备可以向CPU发出中断请求。准备就绪的标志(RD):一旦设备做好一次数据的接受或发送,便发出一个设备动作完毕信号,使RD标志为“1”。工作触发器:(BS):设备“忙”的标志,表示设备正在工作。五、计算题34、解析:磁盘存储器转速为3000r/min,即50r/s。每转传送的数据为8×1KB=8KB,所以数据传输率为8KB×50r/s=400KB/=16位/(400KB/s)=2B/(400KB/s)=5?s。由于5?s远小于25s,因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。35、解析::..1)因为该外设接口中有一个16位数据缓存器,所以,若用中断方式进行输入/输出,可以每16位进行一次中断请求,因此,中断请求的时间间隔为2B/20KB/s=:(1/500MHz)×500=1?s。因为中断响应过程就是执行条隐指令的过程,所用时间相对于中断处理时间(执行中断服务程序的时间)而言,几乎可以忽略不计,因而整个中断响应并处理的时间大约为1?s多一点,远远小于中断请求的间隔时间。因此,可以用中断方式进行该外设的输入输出。若用中断方式进行该设备的输入/输出,则该设备持续上作期间,CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为1/100=1%。2)若外设的最大传输率为2MB/s,则中断请求的时间间隔为106×2B/2MB=1?s。而整个中断响应并处理的时间大约为1?s多一点,中断请求的间隔时间小于中断响应和处理时间,即中断处理还未结束就会有该外设新的中断到来,因此不可以用中断方式进行该外设的输入输出36、解析:1)5位操作码可表示25=32种不同的指令。2)各种寻址方式的寻址范围大小如下。立即数寻址方式:只能访问唯一的一个数据。直接寻址方式:用地址码表示存储器地址,8位地址码可以有28=256个数据字。间接寻址方式需要分为两种(特别注意):①一次间接寻址:用地址码表示地址的存储位置,存储器中16位的地址可以有216=64K大小的寻址范围。②多次间接寻址:多次间接寻址需要使用一位来表示是否为最后一次间接寻址,可以有215=32K大小的寻址范围。变址寻址方式:用地址码表示地址的偏移量,地址在寄存器中,16位变址寄存器的寻址范围是216。:..相对寻址方式:寻址范围是PC值附近的字,8位地址偏移量可对PC附近的256个数据字进行寻址,即寻址范围是256个数据字。3)设地址码位A,各寻址方式的有效地址见表六、综合题37、解析:1)流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑,所以T=)两条指令发生数据相关冲突的例子如下:ADDR1,R2,R3(R2)+(R3)→R1(将寄存器R2和R3的内容相加存储到寄存器RI)SUBR4,R1,R5(R1)-(R5)→R4(将寄存器R1的内容减去寄存器R5的内容,并将相减的结果存储到寄存器R4):..分析如下:首先这两条指令发生写后读(RAW)相关。两条指令在流水线中的执行情况见表。ADD指令在时钟4时将结果写入寄存器堆(R1),但SUB指令在时钟3时读寄存器堆(R1)。本来ADD指令应先写入R1,SUB指令后读R1,,因而发生数据冲突。如果硬件上不采取措施,则第2条指令SUB至少应该推迟两个时钟周期(2×100ns),即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错,见表。3)如果硬件上加以改进,则只延迟一个时钟周期即可(100ns)。因为在ADD指令中,运算周期就已经将结果得到了,可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI,而不需要等到写回周期完成,见表。38、解析:此题考查各种机器数的表示范围:1)不带符号数表示范围:0~255。:..2)原码表示:-127~+127。3)补码表示:-128~+127。4)反码表示:-127~+127。5)移码表示:-128~+127。39、解析:1)中断屏蔽是用来改变中断处理优先级的,因此这里应该是使中断屏蔽位实现中断处理优先级为1>4>5>2>3。也就是说,1级中断的处理优先级最高,说明1级中断对其他所有中断都屏蔽,其屏蔽字为全1:3级中断的处理优先级最低,所以除了3级中断本身之外,对其他中断全都开放,其屏蔽字为00100。以此类推,得到所有各级中断的中断服务程序中设置的中断屏蔽字见下表。2)CPU运行程序的执行过程如下图所示。:..具体过程说明如下:在运行用户程序时,同时出现2、4级中断请求,因为用户程序对所有中断都开放,所以,在中断响应优先级排队电路中,有2、4两级中断进行排队判优,根据中断响应优先级2>4,因此先响应2级中断。在CPU执行2级中断服务程序过程中,首先保护现场、保护旧屏蔽字、设置新的屏蔽字01100,然后,在具体中断处理前先开中断。一旦开中断,则马上响应4级中断,因为2级中断屏蔽字中对4级中断的屏蔽位是0,即对4级中断是开放的。在执行4级中断结束后,回到2级中断服务程序执行:在具体处理2级中断过程中,同时发生了1、3、5级中断请求,因为2级中断对1、5级中断开放,对3级中断屏蔽,所以只有1和5两级中断进行排队判优,根据中断响应优先级1>5,所以先响应1级中断。因为1级中断处理优先,级最高,所以在其处理过程中不会响应任何新的中断请求,直到1级中断处理结束,然后返回2级中断:因为2级中断对5级中断开放,所以在2级中断服务程序中执行一条指令后,义转去执行5级中断服务程序,执行完后回到2级中断,在2级中断服务程序执行过程中,虽然3级中断有请求,但是,因为2级中断对3级中断不开放,所以,3级中断一直得不到相应。直到2级中断处理完回到用户程序,才能响应并处理3级中断。