数字逻辑与系统设计习题(1-3).pdf

该【数字逻辑与系统设计习题(1-3) 】是由【小屁孩】上传分享，文档一共【6】页，该文档可以免费在线阅读，需要了解更多关于【数字逻辑与系统设计习题(1-3) 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。:()。A)余3循环码B)5211码C)余3码D)()位二进制数来表示。A)1B)2C)3D)()A)10011B)01000011C)1000011D)+BC=()A)AB+ACB))(A+B)(A+C)D)(A,B,C,D)=AB+CD的真值表中,L=1的状态有()A)2个B)4个C)6个D),则AB的逻辑关系为()A)同或ABYB)异或000C)与非011D),约束项应看成()A)1110B)2C)能使圈组大的看成1,其它看成0D),共有()组变量取值组合A)nB)2nC)n2D),8个相邻的最小项可消去()个变量。A)1B)2C)3D),应画()个包围圈。A)2B)3C)4D),变量的取值按()规律排列。A)Ascii码B)8421BCD码C)余3码D),表中的输入变量的取值应有()种。A)2B)4C)8D)()为基础的集成电路A)三极管B)二极管C)场效应管D)()为基础的集成电路A)三极管B)NMOS管C)PMOS管D):()与()等值。(),"或非"运算的结果是逻辑0。(),1比0大。()+B=A+C,则B=C。()(5)比十六进制数(5)小。(),则两个逻辑函数必然不相等。(),则两个逻辑函数必然不相等。()(A,B,C,D)中,最小项ABCD对应的最小项编号是m。():=()=()=()28162.()=()=():A?B?A?B?异或的定义为:A?B?同或的定义为:A⊙B=?AC对应的标准与或表达式是()。?AC对应的最简与非与非式是()。?AB?A?B的反函数是:,则共有个最小项。,表达式AD?AC?BC的运算值为()。,表达式A?B?C?D?1的运算值为()。:(1)Y?A(AC?BD?B)?B(C?DE)?BC(2)(AB?AB?AB)(A?B?D?ABD)(3)Y?AC?BC?BD?CD?A(B?C)?ABCD?:(1)Y?ABCD?AB?ABD?BC?BCD(2)F(A,B,C,D)=Σ(0,2,4,5,6,7,8,10,12,14)m(3)F(A,B,C,D)=Σ(1,2,6,7,10,11)+Σ(3,4,5,13,15),并列出真值表,写出标准与或式。(注意,不要化简)。Y?AB?(A?B)BC第2章****题单选题:,则输出二进制代码位数至少需要()位。A)5B)6C)10D),其选择控制(地址)输入端有()个,数据输入端有()个,输出端有()个。A)1B)2C)4D),当选择控制端SSS的值分别为101时,输出端输出()210的值。A)1B)0C)DD),则译码输入端至少有()个。A)5B)6C)7D)-串转换的是()。A)数值比较器B)译码器C)数据选择器D)()。A)半加器B)全加器C)加法器D)(即3×3),需要()位输入及()位输出信号。A)3,6B)6,3C)3,3D)6,,需要()位数据输入及()位输出信号。A)8,3B)16,3C)8,8D)16,,其输出应有()位。A)16B)8C)4D)1判断题:——十进制译码器中,未使用的输入编码应做约束项处理。。,不容许多个编码信号同时有效。。。、8位输出。:任何时刻电路的稳定输出,仅仅取决于该时刻各个输入变量的取值,与电路原来的状态无关。,而全加器有进位输出。、连接方便,而且运算速度快。。,当输入信号改变时,输出端可能出现的虚假信号。合综题:,当A3~A0输入0110,B3~B0输入1011,Cin输入1时,时,Cout及S3~S0分别输出什么?ABABABAB33221100CCout++++,画出逻辑图。—十进制编码器(采用余3码编码)。注:编码规则见课本P12表1-1。-4路数据分配器。数据分配器的功能与数据选择器功能相反,相当于一个1路-多路的开关,可以实现数据的串-并转换。1路-4路数据分配器的结构示意图如下图,其功能是将输入的数据选通送至4个输出中的一个。当S1S0=00时,Y0=D;当S1S0=01时,Y1=D;当S1S0=10时,Y2=D;当S1S0=11时,Y3=D。(74HC08)及4位加法器(74HC283)设计一个3×2乘法器,画出逻辑图。:,它有()个稳态。A)0B)1C)2D),若J=K,则可完成()触发器的逻辑功能。A)DB)RSC)TD)T',若K=/J(/代表非号),则可完成()触发器的逻辑功能。A)DB)RSC)TD)T'()。A)R=1S=1B)/R=1/S=1(/代表非号)C)R=0S=0D)RS=、Clr不能同时取值为()。A)Set=1,Clr=1B)Set=0,Clr=0C)Set=1,Clr=0D)Set=0,Clr=、K端同时输入高电平,处于()功能。A)置0B)置1C)保持D)()。A)仅由门电路组成B)无反馈通路C)有记忆功能D)()个无效状态。A)6B)8C)10D)()。A)4B)8C)16D),至少需要()个触发器。A)2B)3C)4D),每来()个Clk,计数器又重回初态。A)N-1B)N+1C)ND),最大可构成()进制计数器。A)16B)255C)256D),当初始状态为1010时,经过()个Clk脉冲,计数器的状态会变为0101。A)4B)10C)11D)()。A)高电平有效B)低电平有效C)上升沿触发D):,通常规定Q=1、/Q=0称触发器为0态。+1=D,与Qn无关,所以它没有记忆功能。,在Clk为高电平期间,当J=K=1时,状态会翻转一次。,可由任意一个无效状态进入有效状态的计数器是能自启动计数器。,无其他输入信号。,需要5个触发器。,当清零信号到来时会立刻产生清零效果。,当清零信号到来时会立刻产生清零效果。,应检查是否能自启动。:(),特征方程为()。(),特性方程为()。(),特性方程为()。(),特性方程为()。,此时触发器的功能为()。,凡是被利用了的状态,都叫做()。,虽然存在无效状态,但他们没有形成循环,这样的时序电路叫做()时序电路。()电路。,需()个JK触发器。,经过()个CP脉冲,计数器状态为010。:(设初态为0态):(设初态为0态):(设初态为0态):。(b)所示触发器设计一个能实现图(a)所示状态图的同步时序电路。画出电路逻辑图,并画出初始状态为000的波形图(至少画10个Clk脉冲)。(a)(b)