电子信息工程电气类等专业面试将会遇到试题大全.doc

该【电子信息工程电气类等专业面试将会遇到试题大全 】是由【书生教育】上传分享，文档一共【22】页，该文档可以免费在线阅读，需要了解更多关于【电子信息工程电气类等专业面试将会遇到试题大全 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)基尔霍夫电流定律是一个电荷守恒定律,,、平板电容公式(C=εS/4πkd)。(未知)、最基本的如三极管曲线特征。(未知)、描述反响电路的看法,列举他们的应用。(仕兰微电子)、负反响种类(电压并联反响,电流串通反响,电压串通反响和电流并联反响);负反响的长处(降低放大器的增益矫捷度,改变输入电阻和输出电阻,改进放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调理作用)(未知)、放大电路的频率赔偿的目的是什么,有哪些方法?(仕兰微电子)、频率响应,如:怎么才算是稳固的,如何改变频响曲线的几个方法。(未知)、给出一个查分运放,如何相位赔偿,并画赔偿后的波特图。(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优弊端,特别是广泛采纳差分结构的原由。(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模重量和差模重量。(未知)、画差放的两个输入管。(凹凸)、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。(仕兰微电子)、用运算放大器构成一个10倍的放大器。(未知)、给出一个简单电路,让你解析输出电压的特征(就是个积分电路),并求输出端某点电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全的rise/fall时间。(Infineon笔试一试题)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全15、电阻R和电容C串通,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全压,要求制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。当RC<<period-setup?hold16、时钟周期为T,触发器D1的成马上间最大为T1max,最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问,触发器D2的成马上间T3和保持时间应满足什么条件.(华为)17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的要素,同时给出表达式。(威盛上海笔试一试题)18、谈谈静态、动向时序模拟的优弊端。(威盛VIA上海笔试一试题)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全19、一个四级的Mux,此中第二级信号为要点信号如何改进timing。(威盛电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全上海笔试一试题)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全20、给出一个门级的图,又给了各个门的传输延时,问要点路径是什么,还问给出输入,使得输出电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全依赖于要点路径。(未知)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(差异,长处),全加器等等。(未知)22、卡诺图写出逻辑表达使。(威盛上海笔试一试题)23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-(Vout-Vin)Andalsoexplaintheoperation电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全regionofPMOSandNMOSforeachsegmentofthetransfercurve?c(威盛笔试题电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全25、TodesignaCMOSinvertorwithbalanceriseandfalltime,herationofchannelwidthofPMOSandNMOSandexplain?26、为何一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)27、用mos管搭出一个二输入与非门。(扬智电子笔试)28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.(lessdelaytime)。(威盛笔试题)29、画出NOT,NAND,NOR的符号,真值表,还有transistorlevel的电路。(Infineon笔试)30、画出CMOS的图,画出tow-to-onemuxgate。(威盛上海笔试一试题)31、用一个二选一mux和一个inv实现异或。(飞利浦-大唐笔试)32、画出Y=A*B+C的cmos电路图。(科广试题)33、用逻辑们和cmos电路实现ab+cd。(飞利浦-大唐笔试)34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E)。(仕兰微电子)35、利用4选1实现F(x,y,z)=xz+yz’。(未知)36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少量量的与非门实现(实质上就是化简).电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全37、给出一个简单的由多个NOT,NAND,NOR构成的原理图,依据输入波形画出各点波形。(Infineon笔试)38、为了实现逻辑(AXORB)OR(CANDD),请采纳以下逻辑中的一种,并说明为何?1)INV2)AND3)OR4)NAND5)NOR6)XOR答案:NAND(未知)、用与非门等设计全加法器。(华为)、给出两个门电路让你解析异同。(华为)41、用简单电路实现,当A为输入时,输出B波形为(仕兰微电子)42、A,B,C,D,E进行投票,多数遵从少量,输出是F(也就是假如A,B,C,D,E中1的个数比0多,那么F输出为1,不然F为0),用与非门实现,输入数目没有限制。(未知)43、用波形表示D触发器的功能。(扬智电子笔试)、用传输门和倒向器搭一个边缘触发器。(扬智电子笔试)45、用逻辑们画出D触发器。(威盛上海笔试一试题)46、画出DFF的结构图,用verilog实现之。(威盛)47、画出一种CMOS的D锁存器的电路图和领土。(未知)48、D触发器和D锁存器的差异。(新太硬件面试)49、简述latch和filp-flop的异同。(未知)50、LATCH和DFF的看法和差异。(未知)51、latch与register的差异,.(南山之桥)52、。(华为)53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)54、如何用D触发器、与或非门构成二分频电路?(东信笔试)55、Howmanyflip-flopcircuitsareneededtodivideby16?(Intel)16分频?56、用filp-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage.(未知)57、用D触发器做个4进制的计数。(华为)58、实现N位JohnsonCounter,N=5。(南山之桥)59、用你熟****的设计方式设计一个可预置初值的7进制循环计数器,15进制的呢?(仕兰微电子)60、数字电路设计自然必问Verilog/VHDL,如设计计数器。(未知)61、BLOCKINGNONBLOCKING赋值的差异。(南山之桥)62、写异步D触发器的verilogmodule。(扬智电子笔试)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全moduledff8(clk,reset,d,q);inputclk;inputreset;input[7:0]d;output[7:0]q;reg[7:0]q;always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmodule63、用D触发器实现2倍分频的Verilog描述?(汉王笔试)moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;regout;always@(posedgeclkorposedgereset)if(reset)out<=0;elseout<=in;assignin=~out;assignclk_o=out;endmodule64、可编程逻辑器件在现代电子设计中愈来愈重要,请问:a)你所知道的可编程逻辑器件有哪些?b)试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。(汉王笔试)PAL,PLD,CPLD,FPGA。电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全moduledff8(clk,reset,d,q);电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全inputclk;inputreset;inputd;outputq;regq;always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmodule65、请用HDL描述四位的全加法器、5分频电路。(仕兰微电子)66、用VERILOG或VHDL写一段代码,实现10进制计数器。(未知)67、用VERILOG或VHDL写一段代码,实现除掉一个glitch。(未知)68、一个状态机的题目用verilog实现(但是这个状态机画的实在比较差,很简单误会的)。(威盛上海笔试一试题)、描述一个交通讯号灯的设计。(仕兰微电子)70、画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱。(扬智电子笔试)71、设计一个自动售货机系统,卖soda水的,只好投进三种硬币,要正确的找回钱数。(1)画出fsm(有限状态机);(2)用verilog编程,语法要吻合fpga设计的要求。(未知)72、设计一个自动饮料售卖机,饮料10分钱,硬币有5分和10分两种,并考虑找零:(1)画出fsm(有限状态机);(2)用verilog编程,语法要吻合fpga设计的要求;(3)设计工程中可使用的工具及设计大概过程。(未知)73、画出可以检测10010串的状态图,并verilog实现之。(威盛)74、用FSM实现101101的序列检测模块。(南山之桥)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全a为输入端,b为输出端,假如a连续输入为1101则b输出为1,不然为0。比方a:电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全b:电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全请画出75、用statemachineverilog/vddl;请用RTL检测stream描述其statemachine。(未知)中的特定字符串(分状态用状态机写)。(飞利浦-大唐笔电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全试)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全76、用verilog/vhdl写一个fifo控制器(包含空,满,半满信号)。(飞利浦-大唐笔试)77、现有一用户需要一种集成电路产品,要求该产品可以实现以下功能:y=lnx,此中,x为4位二进制整数输入信号。y为二进制小数输出,要求保留两位小数。电源电压为3~5v假设公司接到该项目后,交由你来负责该产品的设计,试谈论该产品的设计全程。(仕兰微电子)78、sram,falshmemory,及dram的差异?(新太硬件面试)79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9-14b),问你有什么方法提升refreshtime,总合有5个问题,记不起来了。(降低温度,增大电容储存容量)(Infineon笔试)80、monSRAMcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?(威盛笔试题)81、名词:sram,ssram,sdram名词IRQ,BIOS,USB,VHDL,SDRIRQ:InterruptReQuestBIOS:BasicinputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全压控振荡器的英文缩写(VCO)。电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全动向随机储存器的英文缩写(DRAM)。电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全名词解说,无聊的外文缩写罢了,比方、ECC、DDR、interrupt、pipeline电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全IRQ,BIOS,USB,VHDL,VLSIVCO(压控振荡器)RAM(DFT(失散傅立叶变换)也许是中文的,比方:动向随机储存器),(流程、工艺、领土、器件)、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的看法)。(仕兰微面试题目)、FPGA和ASIC的看法,他们的差异。(未知)答案:FPGA是可编程ASIC。ASIC:专用集成电路,它是面向特地用途的电路,特地为一个用户设计和制造的。依据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与门电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全阵列等其余ASIC(ApplicationSpecificIC)对比,它们又拥有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳固以及可及时在线检验等长处3、什么叫做OTP片、掩膜片,二者的差异安在?(仕兰微面试题目)、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)、描述你对集成电路设计流程的认识。(仕兰微面试题目)、简述FPGA等可编程逻辑器件设计流程。(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具。(未知)8、从RTLsynthesis到tapeout之间的设计flow,并列出此中各步使用的tool.(未知)9、Asic的designflow。(威盛上海笔试一试题)10、写出asic先期设计的流程和相应的工具。(威盛)、集成电路前段设计流程,写出相关的工具。(扬智电子笔试)先介绍下IC开发流程:)代码输入(designinput)用vhdl也许是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMITVISUALHDLMENTORRENIORposer(cadence);viewlogic(viewdraw)2.)电路仿真(circuitsimulation)将vhd代码进行先前逻辑仿真,考据功能描述能否正确数字电路仿真工具:电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全Verolog:CADENCEVerolig-XL电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全SYNOPSYSVCSMENTORModle-simVHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模拟电路仿真工具:电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全*ANTIHSpicepspice,spectremicromicrowave:eesoft:hp电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全3.)逻辑综合(synthesistools)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全逻辑综合工具可以将设计思想有考虑的门沿(gatesdelayvhd代码转变为对应必定工艺手段的门级电路;将初级仿真中所没)反标到生成的门级网表中,返回电路仿真阶段进行再电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全仿真。最后仿真结果生成的网表称为物理网表。电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全、请简述一下设计后端的整个流程?(仕兰微面试题目)13、能否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元素?(仕兰微面试题目)、描述你对集成电路工艺的认识。(仕兰微面试题目)15、列举几种集成电路典型工艺。,?(仕兰微面试题目)、请描述一下国内的工艺现状。(仕兰微面试题目)、半导体工艺中,混淆有哪几种方式?(仕兰微面试题目)、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)19、解说latch-up现象和Antennaeffect和其预防措施.(未知)20、什么叫Latchup?(科广试题)21、什么叫窄沟效应?(科广试题)22、什么是NMOS、PMOS、CMOS?什么是加强型、耗尽型?什么是PNP、NPN?他们有什么差异?(仕兰微面试题目)23、S工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微面试题目)24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出全部可能的传输特征和转移特征。(Infineon笔试一试题)25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。(科广试题)、paretheresistanceofametal,polyanddiffusionintranditionalCMOSprocess.(威盛笔试题)27、说明mos一半工作在什么区。(凹凸的题目和面试)28、画p-bulk的nmos截面图。(凹凸的题目和面试)29、ote(?),越多越好。(凹凸的题目和面试)30、寄奏效应在ic设计中如何加以战胜和利用。(未知)31、太基层的MOS管物理特征感觉一般不大会作为笔试面试题,因为全部是微电子物理,公式推导太罗索,除非面试出题的是个老学究。IC设计的话需要熟****的软件:Cadence,Synopsys,Avant,UNIX自然也要大概会操作。32、unix命令cp-r,rm,uname。(扬智电子笔试)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全____________________________________________________________电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全单片机、MCU、计算机原理、简单描述一个单片机系统的主要构成模块,并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。(仕兰微面试题目)2、画出8031与2716(2K*8ROM)的连线图,要求采纳三-八译码器,,,基当地址范围为3000H-3FFFH。该2716有没有重叠地址?依据是什么?如有,则写出每片2716的重叠地址范围。(仕兰微面试题目)3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图。(仕兰微面试题目)4、PCI总线的含义是什么?PCI总线的主要特色是什么?(仕兰微面试题目)、中断的看法?简述中断的过程。(仕兰微面试题目)、如单片机中断几个/种类,编中断程序注意什么问题;(未知)7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成。简单原理以下:,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",构成一个八位二进制数N),要求占空比为N/256。(仕兰微面试题目)下边程序用计数法来实现这一功能,请将空余部分添完好。MOVP1,#0FFHLOOP1:MOVR4,#0FFH--------MOVR3,#00HLOOP2:MOVA,P1--------SUBBA,R3JNZSKP1--------SKP1:MOVC,,CACALLDELAY:此延时子程序略----------------AJMPLOOP1、单片机上电后没有运行,第一要检查什么?(东信笔试题)电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全电子信息工程电气类等专业面试将会碰到试题大全