组成课后.doc

该【组成课后 】是由【泰山小桥流水】上传分享，文档一共【7】页，该文档可以免费在线阅读，需要了解更多关于【组成课后 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。构成课后答案构成课后答案1/7构成课后答案《一》·诺依曼计算机的特色是什么此中最主要的一点是什么解:冯·诺依曼计算机的特色以下:①计算机(指硬件)应由运算器、储存器、控制器、输入设施和输出设施五大基本零件组成;②计算机内部采纳二进制来表示指令和数据;③将编好的程序和原始数据早先存入储存器中,而后再启动计算机工作。第③点是最主要的一点。:计算机的硬件应由运算器、储存器、控制器、输入设施和输出设施五大基本零件构成。它们各自的功能是:①输入设施:把人们编好的程序和原始数据送到计算机中去,并且将它们变换成计算机内部所能辨别和接受的信息方式。②输出设施:将计算机的办理结果以人或其余设施所能接受的形式送出计算机。③储存器:用来寄存程序和数据。④运算器:对信息进行办理和运算。⑤控制器:依据人们早先确立的操作步骤,控制整个计算机的各零件井井有条地自动工作。:计算机系统的主要技术指标有:机器字长、数据通路宽度、主存容量和运算速度等。机器字长是指参加运算的数的基本位数,它是由加法器、寄存器的位数决定的。数据通路宽度是指数据总线一次所能并行传递信息的位数。主存容量是指主储存器所能储存的所有信息量。运算速度与机器的主频、履行什么样的操作、主存自己的速度等很多要素相关。《二》::(1)11000000111100000000000000000000;(2)00111111000100000000000000000000;(3)01000011100110010000000000000000;(4)01000000000000000000000000000000;(5)01000001001000000000000000000000;(6)00000000000000000000000000000000。《三》,指令长度16位;每个操作数的地点码长6位,指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种,无操作数指令已有L种,,指令长度12方案,使该指令系统包括:4条三地点指令,8位,每个地点码占3位,试提出一种分派条二地点指令,180条单地点指令。构成课后答案构成课后答案7/,可否构成:三地点指令4条,单地点指令255条,,主存容量为64K字,采纳单字长单地点指令,共有50条指令。若有直接寻址、间接寻址、变址寻址、相对寻址四种寻址方式,试设计其指令格式。解:操作码6位,寻址方式2位,地点码8位。,主存容量为64K字,指令格式为单字长单地点,共有64条指令。试说明:(1)若只采纳直接寻址方式,指令能接见多少主存单元(2)为扩大指令的寻址范围,可采纳直接/间接寻址方式,若只增添一位直接/间接标志,指令可寻址范围为多少指令直接寻址的范围为多少(3)采纳页面寻址方式,若只增添一位Z/C(零页/现行页)标记,指令寻址范围为多少指令直接寻址范围为多少(4)采纳(2)、(3)两种方式联合,指令的寻址范围为多少指令直接寻址范围为多少《四》,试用它们的变形补码计算出X+Y,并指出结果能否溢出。(1)X=,Y=(2)X=,Y=-(3)X=-,Y=-(4)X=-,Y=×Y。(1)X=,Y=-(2)X=-,Y=-(2)X×Y=,过程略。÷Y。(1)X=,Y=(2)X=-,Y=(3)X=,Y=-(4)X=-,Y=-《五》:储存器的主要功能是用来保留程序和数据。储存系统是由几个容量、速度和价钱各不相同的储存器用硬件、软件、硬件与软件相联合的方法连结起来的系统。把储存系统分红若干个不一样层次的目的是为认识决储存容量、存取速度和价钱之间的矛盾。由高速缓冲储存器、主储存器、协助储存器构成的三级储存系统能够分为两个层次,此中高速缓存和主存间称为构成课后答案构成课后答案3/7构成课后答案Cache-主存储存层次(Cache储存系统);主存和辅存间称为主存—辅存储存层次(虚拟储存系统)。:DRAM记忆单元是经过栅极电容上储存的电荷来暂存信息的,因为电容上的电荷会跟着时间的推移被渐渐泄放掉,所以每隔必定的时间一定向栅极电容增补一次电荷,这个过程就叫做刷新。常有的刷新方式有集中式、分别式和异步式3种。集中方式的特色是读写操作时不受刷新工作的影响,系统的存取速度比较高;但有死区,并且储存容量越大,死区就越长。分别方式的特色是没有死区;但它加长了系统的存取周期,降低了整机的速度,且刷新过于屡次,没有充分利用所同意的最大刷新间隔。异步方式固然也有死区,但比集中方式的死区小得多,并且减少了刷新次数,是比较适用的一种刷新方式。,其储存容量是64KB,按字编址的寻址范围是多少若主存以字节编址,试画出主存字地点和字节地点的分派状况。解:某机字长为32位,其储存容量是64KB,按字编址的寻址范围是16KW。若主存以字节编址,每一个储存字包括4个独自编址的储存字节。假定采纳大端方案,即字地点等于最高有效字节地点,且字地点老是等于4的整数倍,正好用地点码的最末两位来划分同一个字中的4个字节。主存字地点和字节地点的分派状况如图5-19所示。×32位的储存器,其地点线和数据线的总和是多少入采纳下列不一样规格的储存芯片刻,各需要多少片1K×4位,2K×8位,4K×4位,16K×1位,4K×8位,8K×8位。解:地点线14根,数据线32根,共46根。若采纳不一样规格的储存芯片,则需要:1K×4位芯片128片,2K×8位芯片32片,4K×4位芯片32片,16K×1位芯片32片,4K×8位芯片16片,8K×8位芯片8片。×1的储存芯片,若用它构成容量为16K×8的储存器。试求:(1)实现该储存器所需的芯片数目(2)若将这些芯片分装在若干块板上,每块板的容量为4K×8,该储存器所需的地址线总位数是多少此中几位用于选板几位用于选片几位用作片内陆点解:(1)需1024×1的芯片128片。(2)该储存器所需的地点线总位数是14位,此中2位用于选板,2位用于选片,10位用作片内陆点。,现采纳半导体储存器作主存,其地点线为16位,若使用1K×4的SRAM芯片构成该机所同意的最大主存空间,并采纳储存模板构造形式。(1)若每块模板容量为4K×8,共需多少块储存模板(2)画出一个模板内各芯片的连结逻辑图。解:(1)依据题干可知储存器容量为216=64KB,故共需16块储存模板。(2)一个模板内各芯片的连结逻辑图如图5-20所示。《六》:此刻有4条一地点指令:LOAD(取数)、ISZ(加“1”为零跳)、DSZ(减“1”为零跳)、STORE(存数),在一台单总线单累加器构造的机器上运转,试排出这4条指令的微操作序列。要求:当排ISZ和DSZ指令时不要损坏累加寄存器Acc本来的内容。解:(1)LOAD(取数)指令PC→MAR,READ;取指令构成课后答案构成课后答案4/7构成课后答案MM→MDR构成课后答案构成课后答案5/7构成课后答案MDR→IR,PC+1→A→MAR,READPC;取数据送Acc构成课后答案构成课后答案7/7构成课后答案MM→MDR构成课后答案构成课后答案7/7构成课后答案MDR→Acc构成课后答案构成课后答案7/7构成课后答案(2)ISZ(加“1”为零跳)指令取指令微操作略。A→MAR,READ;MM→MDRMDR→AccAcc+1→Acc;加1IfZ=1thenPC+1→PC;结果为0,PC+1Acc→MDR,WRITE;保留结果MDR→MMAcc-1→Acc;(3)DSZ(减“1”为零跳)指令取指令微操作略。A→MAR,READ;MM→MDRMDR→AccAcc-1→Acc;减1IfZ=1thenPC+1→PC;结果为0,PC+1Acc→MDR,WRITE;保留结果MDR→MMAcc+1→Acc;(4)STORE(存数)指令:取指令微操作略。A→MAR;Acc中的数据写入主存单元Acc→MDR,WRITEMDR→。两组总线之间的所有数据传递经过ALU。ALU还拥有达成以下功能的能力:F=A;F=BF=A+1;F=B+1F=A-1;F=B-1写出转子指令(JSR)的取指和履行周期的微操作序列。JSR指令占两个字,第一个字是操作码,第二个字是子程序的进口地点。返回地点保留在储存器货仓中,货仓指示器一直指向栈顶。构成课后答案构成课后答案7/7构成课后答案解:①PC②PC→B③MDR→B④PC→B⑤PC→B→B,F,F=B,F=B,F=B,F=B=B,F→MAR,Read+1,F→PC,F→IR,F→MAR,Read+1,F→PC;取指令的第一个字;取指令的第二个字构成课后答案构成课后答案7/7构成课后答案MDR→B,F=B,F→Y⑦SP→B,F=B-1,F→SP,F→MAR;改正栈指针,返回地点压入堆栈PC→B,F=B,F→MDR,Write⑨Y→A,F=A,F→PC;子程序的首地点→-23所示。(1)请增补各零件间的主要连结线,并注明数据流动方向。(2)拟出指令ADD(R1),(R2)+的履行流程(含取指过程与确立后继指令地址)。该指令的含义是进行加法操作,源操作数地点和目的操作数地点分别在寄存器R1和R2中,目的操作数寻址方式为自增型寄存器间址。解:(1)将各零件间的主要连结线增补完后如图6-24所示。(2)指令ADD(R1),(R2)+的含义为R1))+((R2))→(R2)(R2)+1→R2指令的履行流程以下:①(PC)→MAR;取指令ReadM(MAR)→MDR→IR构成课后答案构成课后答案11/7构成课后答案④(PC)+1→PC⑤(R1)→MAR⑥Read;取被加数构成课后答案构成课后答案7/7构成课后答案M(MAR)→MDR→C⑧(R2)→MAR;取加数ReadM(MAR)→MDR→D(R2)+1→R2;改正目的地点(C)+(D)→MDR;乞降并保留结果WriteMDR→,此中有一个累加寄存器AC、一个状态条件寄存器和其余4个寄存器,各零件之间的连线表示数据通路,箭头表示信息传递方向。(1)注明4个寄存器的名称。(2)简述指令从主存拿出送到控制器的数据通路。(3)简述数据在运算器和主存之间进行存取接见的数据通路。解:(1)这4个寄存器中,a为储存器数据寄存器MDR,b为指令寄存器IR,c为存储器地点寄存器MAR,d为程序计数器PC。(2)取指令的数据通路:PC→MAR→MM→MDR→IR(3)数据从主存中拿出的数据通路(设数据地点为X):X→MAR→MM→MDR→ALU→AC数据存入主存中的数据通路(设数据地点为Y):Y→MAR,AC→MDR→:微命令是控制计算机各零件达成某个基本微操作的命令。微操作是指计算机中最基本的、不行再分解的操作。微命令和微操作是一一对应的,微命令是微操作的控制信号,微操作是微命令的操作过程。微令是若干个微命令的会合。微程序是机器指令的及时解说器,每一条机器指令都对应一个微程序。微程序和程序是两个不一样的观点。微程序是由微指令构成的,用于描绘机器指令,其实是机器指令的及时解说器,微程序是由计算机的设计者早先编制好并寄存在控制储存器中的,一般不供应给用户;程序是由机器指令构成的,由程序员早先编制好并寄存在主储存器中。:垂直型微指令是指一次只好履行一个微命令的微指令;水平型微指令是指一次能定义并能并行履行多个微命令的微指令。垂直型微指令的并行操作能力差,一般只好实现一个微操作,控制1~2个信息传递通路,效率低,履行一条机器指令所需的微指令数目多,执行时间长;可是微指令与机器指令很相像,所以简单掌握和利用,编程比较简单,不用过多地认识数据通路的细节,且微指令字较短。水平型微指令的并行操作能力强,效率高,灵巧性强,履行一条机器指令所需微指令的数目少,履行时间短;但微指令字较长,增添了控存的横向容量,同时微指令和机器指令的差异很大,设计者只有熟****了数据通路,才有可能编制出理想的微程序,一般用户不易掌握。:水平型微程序设计是面对微办理器内部逻辑控制的描绘,所以把这类微程序设计方法称为硬方法;垂直型微程序设计是面向算法的描绘,所以把这类微程序设计方法称为软方法。在串行微程序设计中,取微指令和履行微指令是次序进行的,在一条微指令拿出并履行以后,才能取下一条微指令;在并行微程序设计中,将取微指令和履行微指令的操作重叠起来,从而缩短微周期。。图中每一框代表一条微指令。分支点a由指令寄存器IR的第5、6两位决定。分支点b由条件码C0决定。现采纳下址字段实现该序列的次序控制。已知微指令地点寄存器字长8位。(1)设计实现该微指令序列的微指令字之次序控制字段格式。(2)给出每条微指令的二进制编码地点。(3)画出微程序控制器的简化框图。解:(1)该微程序流程有两处有分支的地方,第一处有4路分支,由指令操作码IR5IR6指向4条不一样的微指令,第二处有2路分支,依据运算结果C0的值决定后继微地址。加上次序控制,转移控制字段取2位。图6唱26中共有15条微指令,则下址字段起码需要4位,但因已知微指令地点寄存器字长8位(μMAR7~μMAR0),故下址字段取8位。微指令的次序控制字段格式如图6-27所示。(2)转移控制字段2位:00次序控制01由IR5IR6控制改正μMAR4,μMAR3。10由C0控制改正μMAR5。构成课后答案构成课后答案14/7构成课后答案微程序流程的微地点安排如图6-28所示。每条微指令的二进制编码地点见表6-3。注:每条微指令前的微地点用十六进制表示。图6-28微程序流程的微地点安排(3)微程序控制器的简化框图略。,其控制储存器容量512×48位,微程序可在整个控制储存器中实现转移,可控制转移的条件共4个,微指令采纳水平型格式,后继指令地点采纳判定方式,微指令格式如图6-29所示。(1)微指令中的3个字段分别应为多少位(2)画出环绕这类微指令格式的微程序控制器逻辑框图。解:(1)因为控制转移的条件共4个,则鉴别测试字段为2位;因为控存容量为512个单元,所以下地点字段为9位;微命令字段是(48-2-9)=37位。(2)对应上述微指令格式的微程序控制器逻辑框图如图6-30。《九》、B、C、D共4此中止源,其优先级由高向低按A、B、C、D顺序摆列。若中止服务程序的履行时间为20μs,请依据图8-16所示时间轴给出的中止源恳求中止的时刻,画出CPU履行程序的轨迹。解:CPU履行程序的轨迹如图8-17所示。:L0、L1、L2、L3、L4,此中止响应优先序次为:L0最高、L1次之、??、L4最低。此刻要求将中止办理序次改为L1→L3→L0→L4→L2,试问:(1)各级中止服务程序中的各中止障蔽码应怎样设置(设每级对应一位,当该位为“0”,表示中止同意;当该位为“1”,表示中止障蔽)(2)若这5级同时都发出中止恳求,试画出进入各级中止办理过程表示图。解:(1)各级中止服务程序中的各中止障蔽码设置如表8-3所示5级中止同时发出中止恳求,各级中止办理过程表示如图8-18所示。、B、C、D共4级中止,A的优先级最高,B次之,??,D最低。如在程序履行过程中,C和D同时申请中止,该先响应哪级中止如正在办理该中止时,A、B又同时有中止恳求,试画出该多级中止办理的流程来。解:多重中止又称为中止嵌套,在履行某此中止服务程序的过程中,CPU可去响应级别更高的中止恳求。多级中止办理的流程如图8-19所示。构成课后答案构成课后答案15/7构成课后答案