组原--2.半导体存储器实验报告.doc

2014
计算机组成原理·实验报告·
实验内容:
半导体存储器实验
专业:
华科地大计算机双学位
班级:
1201
学号:
U201216208
姓名:
丁红玉(同组:刘慧)
电话:
**********
邮件:
940366193@
报告日期:
2014-12-14
指导教师:
姚杰万胜刚
目录
1 实验目的 1
2 实验设备 1
3 实验原理 1
4 预备知识 3
74LS6116芯片 1
74LS373芯片 2
74LS244芯片 2
5 实验内容 5
实验思路 5
实验方案 5
6 过程与调试 6
实验步骤 6
测试用例 6
结果与分析 6
7 总结与心得 6
实验总结 6
实验心得 6
8 参考文献 6
实验目的
熟悉芯片74LS6116的工作原理
掌握半导体随机读写存储器RAM的工作原理特性及其使用方法。
掌握半导体存储器进行读写的过程。
掌握半导体存储器扩充的方法。
掌握测量半导体存储器读/ 写周期的方法。
实验设备
实验台:JZYL—Ⅱ型计算机组成原理实验仪一台。
主要芯片:
74LS6116:静态存储器芯片 1片
74LS244:八路原码输出三态门 1片
74LS373:同步4位计数器 1片
其它基本器件若干
实验原理
本实验采用2114或6116随机访问存储器(RAM)。
2114 芯片采用NMOS 工艺制成,容量为1 K*4 。它有10位地址线(A0 ~ A9) ,4位输入/输出线(I/O1 ~I/O4),1个读/ 写控制端(WE),l个片选端(CS) 。
6116 芯片容量为2 K*8 ,它有11 根地址线(A0 ~ A10) ,8根数据线(I/O1 ~I/O8 )。它比2114 芯片多了1 根控制线OE 端,与WE 端配合使用控制读/ 写。
2114 芯片由存储体、译码器、读/ 写控制电路、三态输入/ 输出缓冲器等部分组成。存储体是它的主体部分,用于寄存信息;译码器的作用是按地址选择要访问的存储单元,它又分为行译码和列译码两部分;读/ 写控制电路按读/ 写命令控制把数据从存储体中读出并放大或将数据写人存储体中
;三态输入/输出缓冲器用于接收外界数据或向外界发送数据,它具有三态性能,可与总线直接相连。
存储器进行工作时,应先加人访问的存储单元地址(A0 ~ A9) ,后根据读/ 写要求确定读/写控制端WE 的信号及片选端CS 的信号。
通常的操作方法为:先选择地址,再输入要写人的数据,然后进行写操作,写完后再将数据读出来,以验证正确与否。
注意:地址线有高低之分,数据线的高低由实验者自己决定。
预备知识
74LS6116芯片
概述
74LS6116芯片容量为2K*8,它有11根地址线(A0---A10),8根数据线(I/O1---I/O8)。它有一个片选段~CS,两个读写控制端OE和~WE,OE和~WE配合使用控制读写。
74LS6116真值表为:

74LS6116的引脚图如上(右):
当74LS6116读取数据时,其处理过程时序图为:
当74LS6116写入数据时,其处理过程时序图为:
74LS373芯片
74LS373是一个8D锁存器。当三态允许控制端 OE 为低电平时,O0~O7 为正常逻辑状态,可用来驱动负载或总线。
当 OE 为高电平时,O0~O7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时,O 随数据 D 而变。
当 LE 为低电平时,O 被锁存在已建立的数据电平。
当 LE 端施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善 400mV
引出端符号如下:
D0~D7 数据输入端; OE 三态允许控制端(低电平有效);
LE 锁存允许端; O0~O7 输出端
74LS373管脚图
74LS244芯片
1. 概述
74LS244是一个3态8位缓冲器。控制8位数据的输入的,Oea和Oeb是控制信号,接同一个开关,低电平有效,当他们为低电平时,对应的输出端和输入一样再控制6116便可以存入数据。当控制信号为高电平时,输出端为高阻
2. 真值表
输入
输出
~Oea Ia Oeb Ib
Ya Yb
L L L L
L L
L H L H
H H
H X H X
高阻高阻
3. 引脚图:
实验内容
实验思路
整个实验的基本思想如下:
存储数据是通过把要存放数据的地址输入到74LS244,锁存到74LS373后输入数据,那么RAM中相应地址出就存