高性能DSP中32位浮点乘法器设计与实现.pdf

摘要自上世纪六十年代数字信号处理技术���适酪岳矗珼�处理器就以其数字器件特有的稳定性、可重复性、可丈规模集成,特别是可编程性和易于实现自适应处理等特点,给信号处理的发展带来了重大革命。乘法器足高性能数字信号处理器芯片中的关键部件,它是进行高速计算特别是信号处理等方面应用时所必须的,乘法器完成一次乘法操作的周期基本上决定了��闹髌怠K孀臘�芯片的广泛应用,数字乘法器作为��械墓丶�考��渖杓圃嚼丛绞艿饺嗣堑闹厥印�本文首先讨论了�位��赫计�赜械氖�蚋袷郊案〉阍怂懔鞒蹋�诖嘶�∩希�以减少部分积数目、加快部分积求和,,对乘法算法、乘法器的结构、进位传递加法器等涉及乘法器设计的关键部什进行了充分的研究和比较。最终确定了设计方案。设计中采用改进型的���嗦爰际跫跎俨糠只�纳�桑�粤礁霾�行的����餍徒峁瓜嘟岷系姆绞郊涌觳糠只�那蠛停�渲胁捎昧诵滦偷�:�压缩器结构进一步提高运算速度,最后的真值采用先行进位加法器求出。整个设计过程根据数字电路设计的����流程进行自上而下的正向设计,工具进行逻辑综合,得到������工艺下的门级网表,然后在������的�����下进行逻辑仿真,结果验证完全满足�位高性能浮点��男阅�关键词:浮点乘法器���莞袷紹��编码��压缩器进位传递加法器用����镅悦枋龀龅腣�����刖璖�����镜腄�要求。�������
,�����������������瑃�����������甌�������.������.��������������琫��������甀������籘���籄��疭,�������、�����、���猻��������,�������瓵��.������甌���.������琾������甇����������瑃�����疭����猉��一������:�������
本人签名:叁主兰堂壅创新性声明关于论文使用授权的说明导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果:也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切的法律责任。本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。�C艿穆畚脑诮饷芎笞袷卮斯娑�本人签名:导师签名:
第一章绪论��课题来源及研究意义��械墓丶�考��渖杓圃嚼丛绞艿饺嗣堑闹厥印1菊戮捅究翁獾难芯恳庖濉�现。数字信号处理器芯片����域扩大到国民经济的各个方面,同时在军事领域也有广泛的用途。信号处理等方面应用时所必须的。在现代的浮点单元���校�A耸迪侄猿�法、平方根的快速计算以及对采用多项式近似的三角函数的快速计算,通常都需处理器中。在��低持校�朔ㄆ靼缪葑藕苤匾5慕巧ǎ�朔ㄆ魍瓿梢淮纬朔ú�本课题研究的目的就是研究乘法算法、乘法器结构,提高乘法器的速度并且本课题研究的意义在于:研制具有自主知识产权的�位浮点数字信号处理器具有重要的国防与经济价值。而其中乘法器的设计,将为我们国内积累相关的设计经验,为以后设计更高性能的���劬�榈於ɑ�。�岣呱杓菩�剩�醵�设计周期,这对尽快缩短我们与国外在此领域的差距具有重要意义。近几十年来,随着数字信号处理技术���墓惴河τ茫��殖朔ㄆ髯魑���难芯孔纯觥��桓咝阅芨〉鉊�的总体特点、乘法器的研究内容和发展状况作了简要介绍。根据北京时代民芯科技有限公司的科研项目计划,自主设计高性能�位浮点数字信号处理器���酒��疚闹饕Q芯科渲��桓〉愠朔ㄆ鞯纳杓朴胧������,���适酪岳矗珼�就以其数字器件特有的稳定性、可重复性、可大规模集成,特别是可编程性和易于实现自适应处理等特点,给信号处理的发展带来了重大的机遇,使得信号处理的手段更加灵活,功能更加强大。近年来,��酒�墓δ茉嚼丛角看螅�溆τ昧�乘法器是现代微处理器芯片中的重要算术部件����墙�懈咚偌扑闾乇鹗�要高速乘法器的支持。高速乘法器广泛应用于通用数据路径结构和专用数字信号作的周期基本上决定了数字信号处理器的主频。并行乘法器的硬件规模通常都比较大,占用较大的芯片面积,在速度和面积方面,乘法器都是非