下载此文档

试验二触发器电路.doc

文档分类：高等教育 | 页数：约3页举报非法文档有奖

1/3

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/3 下载此文档

文档列表 文档介绍

基于FPGA的数字电路实验: 触发器电路
基本RS触发器:,用或非门组成,,Qn为状态变量;正常工作时输入信号应遵循SR=0的约束条件,即不允许输入S=R=1的信号;Qn为初态,Qn+1为次态;关系式为:

S R
Qn
Qn+1
0 0
0
0
0 0
1
1
1 0
0
1
1 0
1
1
0 1
0
0
0 1
1
0
1 1
0
0*
1 1
1
0*
* Sd,Rd的1状态同时消失后状态不定。

(a) 基本RS触发器框图
(b) 基本RS触发器逻辑图
基本RS触发器相关图形
同步RS触发器功能表
CP
S R
Qn
Qn+1
0
× ×
0
0
0
× ×
1
1
1
0 0
0
0
1
0 0
1
1
1
1 0
0
1
1
1 0
1
1
1
0 1
0
0
1
0 1
1
0
1
1 1
0
1*
1
1 1
1
1*
* CP回到低电平后状态不定。
同步RS触发器:,该电路由两部分组成:由与非门组成的基本RS触发器和由与非门组成的输入控制电路。。
(a) 同步RS触发器框图符号同步RS触发器逻辑图
同步RS触发器相关图形
主从JK触发器(JK_FF):,(a)(b)。特性方程为:
主从JK触发器的特性表
CP
J K
Qn
Qn+1
×
× ×
×
×
↑
0 0
0
0
↑
0 0
1
1
↑
1 0
0
1
↑
1 0
1
1
↑
0 1
0
0
↑
0 1
1
0
↑
1 1
0
1
↑
1 1
1
0

(a)JK触发器框图
(b)JK触发器逻辑图
D触发器功能表
D
Q
Qn+n1
0
0
0
0
1
0
1
0
1
1
1
1
*说明:电路图中出现的RDN为异步复位键,即当RDN=0时输出置零,与输入信号无关。
T触发器: 由JK触发器可构成T触发器,。

试验二触发器电路来自淘豆网www.taodocs.com转载请标明出处.