05—06学年《数字逻辑与数字系统》期末考试试题标准答案.doc

北京邮电大学2005——2006学年第一学期
《数字逻辑与数字系统》期末考试试题标准答案
选择题(每小题1分,共10分)
D
C
C
B
A
D
C
A
A
D
二、填空题(每小题2分,共20分)
1..
, 最小项
3. ,A=D
4. 1位(奇数位),1
5.


,硬件
,4
可编程,固定
三、简答题
1、(5分,)
同步时序逻辑电路按其输入与输出的关系不同,可分为米里型和摩尔型两类。在输出表达式中包含输入变量和状态变量时,称之为米里型时序逻辑电路。在输出表达式中只包含状态变量时,称之为摩尔型时序逻辑电路。
2、(5分,每个概念各占2分,特点1分)
将所要求的控制状态按一定原则进行编码分配,从而设计的状态计数型的控制器称之为计数器型控制器。这种方法的优点是对于控制状态数较多时,为了节省触发器数目,采用编码方式组成状态。对n个触发器进行编码最多可代表2n个状态,也就是可以构成2n个状态编码。缺点是算法流程图中的微小变化,都要重新逐一计算生成次态激励函数。
定序型控制器需要较多数量的触发器,其基本思想是一对一法,即触发器的数目代表了状态数,并依赖最新的代码实现状态转换。这种方法的优点是设计简单,不需要状态译码。
四、简单分析题(每小题5分,共10分)
①真值表(2分)
A
B
C
Y2
Y1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
②表达式(2分)
③该电路为全加器(1分)
2.①5421码(2分),②当QAQDQCQB=1010(7)时置9。从9到0需要一个时钟脉冲,即
(0)→(1)→(2)→(3)→(4)→(5)→(6)→(7)(9)→(0)
因此为模8计数器(3分)
五、组合电路设计(10分)①真值表(3分)
A
B
C
F
G
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
0
②表达式(3分)
AB
C
00
01
11
10
0
0
0
1
0
1
0
0
1
1
AB
C
00
01
11
10
0
0
1
0
A
B
C
G
F
0
1
1
1
0
0
③画电路图(4分)
六、时序电路设计(12分)
①该计数器的计数循环中7个状态。(2分)
②列出状态转移真值表、画出状态转移图。(4分)
①→③→⑦→⑥→④→②→⑤
↑
Q2n
Q1n
Q0n
Q2n+1
Q1n+1
Q0n+1
0
0
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1
0
1
1
0
1
0
0
1
0
0
0
1
0
0
1
0
1
0
1
1