电工电子技术触发器和时序逻辑电路课件.pptx

学****目的与要求
了解和熟记触发器和门电路的基本区别;理解和牢记各类触发器的功能及其触发方式;掌握时序逻辑电路的分析方法;理解时序逻辑电路的设计思路及学会简单的同步时序逻辑电路的设计方法;理解计数器、寄存器的概念和功能分析;学****利用数字电路实验台进行寄存器、计数器实验的步骤和方法。
第2页
根据上述触发器的特征可知,触发器可以记忆1位二值信号。根据逻辑功能的不同,触发器可以分为基本的RS触发器、时钟控制的RS触发器、JK触发器、 D触发器、T和T´触发器;按照触发方式的不同,又可分为电位触发器和边沿触发器。
触发器
触发器是最简单、最基本的时序逻辑电路,常用的时序逻辑电路寄存器、计数器等,通常都是由各类触发器构成的。
触发器有两个稳定的状态:“0”状态和“1’状态;
不同的输入情况下,它可以被置成0状态或1状态;
当输入信号消失后,所置成的状态能够保持不变。
第2页
由两个与非门构成的基本RS触发器。
. RS触发器
1. 基本RS触发器
一对具有互非关系的输出端,其中Q 的状态称为触发器的状态。
一对输入端子均为低电或有效。
第2页
&
1
&
2
Q
Q
SD
RD
基本RS触发器的工作原理
①当RD=0、SD=1时:Qn+1=0,置0功能;
SD端称为置“1”端,只要它为低电平,输出即为“1”。
RD端称为清“0”端,只要它为低电平,输出即为“0”。
SD RD Qn
Qn+1
0 0 0
不定
0 0 1
不定
0 1 0
1
0 1 1
1
1 0 0
0
1 0 1
0
1 1 0
0
1 1 1
1
②当RD=1、SD=0时:Qn+1=1,置1功能;
③当RD=1、SD=1时:Qn+1不变,保持;
④当RD=0、SD=0时:Qn+1不定,禁止态。
基本RS触发器的次态真值表
特征方程:
Qn+1 = SD + RD • Qn
约束条件: SD + RD = 1
第2页
基本RS触发器的波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图。
置0
置1
置1
禁止
保持
置1
置1
Q
保持不定
Q
第2页
2. 同步RS触发器
CP=1时,触发器输出状态由R和S及Qn决定。
CP=0时,RD=SD悬空为1,无论输入何态,触发器均保持原态不变。
第2页
钟控RS触发器功能真值表
第2页
主要特点
(1)时钟电平控制。在CP=1期间接收输入信号,CP=0时状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制。
(2)R、S之间有约束。不能允许出现R和S同时为1的情况,否则会使触发器处于不确定的状态。
不变
不变
不变
不变
不变
不变
置1
置0
置1
置0
保持
波形图
第2页
钟控RS触发器的特征方程
特征方程:
Qn+1 = S + R • Qn
约束条件: S· R= 0
钟控RS触发器的状态转换图
S=1,R=0
S=×
R=0
0
显然,触发器的状态转换图也可反映触发器输出状态随输入及输出的现态而变化的情况。
因此,描述触发器状态变化的方法有四种:逻辑表达式、真值表、时序波形图及状态转换图。
1
S=0,R=1
S= 0
R= ×
RS取值表示输入变量的现态
0或1表示输出变量的状态
箭头表征了输出变量的转换情况
第2页
基本RS触发器和钟控的RS触发器都是采用的电位触发方式。
电位触发方式的钟控RS触发器有一个显著的毛病—存在“空翻”现象。所谓空翻,就是指:在CP=1期间,若输入RS的状态发生多次变化,输出Q将随着发生多次变化。
JK触发器
当触发器出现空翻现象时,一般就无法确切地判断触发器的状态了,由此造成触发器的使用受到限制。
为确保数字系统的可靠工作,要求触发器在一个CP脉冲期间至多翻转一次,即不允许空翻现象的出现。为此,人们研制出了能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和D触发器等。
本节向大家介绍的JK触发器是功能完善、使用灵活和通用性较强的一种触发器。4027和74LS276等。
第2页