下载此文档

时序逻辑电路.doc

文档分类：通信/电子 | 页数：约6页举报非法文档有奖

1/6

下载提示

1.该资料是网友上传的，本站提供全文预览，预览什么样，下载就什么样。
2.下载该文档所得收入归上传者、原创者。
3.下载的文档，不会出现我们的网址水印。

同意并开始全文预览

(约 1-6 秒)

1/6 下载此文档

文档列表 文档介绍

时序电路****题
选择题
,同步计数器的显著优点是。
。
。

。

4. N个触发器可以构成最大计数长度(进制数)为的计数器。

5. N个触发器可以构成能寄存位二进制数码的寄存器。
-1 +1
,其计数长度为。

,其差异在于后者。

。

,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用
级触发器。

,串行输入时经个脉冲后,8位数码全部移入寄存器中。

,计到十进制数178,则最少需要个触发器。

-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要个触发器。

,欲将存放在该寄存器中的数左移8位,完成该操作需要时间。

,则JK端的方程为。
=AB,K= =AB,K= =,K=AB =,K=AB
,若用四位双向移位寄存器CT74LS194来实现,需要片。

,应选用个触发器。

判断题(正确打√,错误的打×)
。( )
。( )
。( )
。( )
。( )
,仅有一位触发器发生状态更新。( )
,则总有孤立状态存在。( )
。( )
。( )
+1=D,而与Qn无关,所以,D触发器不是时序电路。( )
,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性。( )

时序逻辑电路来自淘豆网www.taodocs.com转载请标明出处.